FPGA的NIOS-II开发入门-----Led流水灯

一、硬件设计

1. 建立新项目（步骤与 EDA 设计时一样）
2. 进行 Qsys 系统设计
   1）点击 Tools 下拉菜单下的 Qsys工具
   
   2）启动 Platform Designer 后，点击 File-save，在文件名中填写为 kernel后点击 OK
   
   3）鼠标放在 clk_0 处点击右键 Edit 或是双击 clk_0 元件，对 Clock 进行时钟设置，设为 50M
   
   4）添加 CPU 和外围器件。从 PD 的元件池中选择以下元件加入到当前设计的系统中：
   Nios II 32-bit CPU、jtag uart、片上存储器、PIO、system ID。
   ① 添加 Nios II 32-bit CPU
   a. 在“component library”标签栏中找到“Nios II Processor”后点击 Add（在查找窗口输出 nios 即可）
   
   b. 在 Nios Core 栏中选择 Nios II/f 选项，其他保持默认选项
   
   c. 在”Caches and Memory Interfaces”标签栏中保持默认设置（Instruction Cache 选择4Kbytes）
   
   d.在”Advanced Features”标签栏中保持默认设置
   e. 在”MMU and MPU Settings”标签栏中保持默认设置
   f. 在”JTAG Debug Module”标签栏中保持默认设置（注意勾选 Include JTAG Debug）
   g. 点击 Finish 回到 PD 界面
   h.将 nios2_qsys_0 重命名为 cpu，点击”Rename”即可重新命名
   
   i. 将 cpu 的 clk 和 reste_n 分别与系统时钟 clk_0 的 clk 和 clk_reset 相连
   
   ② 添加 jtag uart 接口。jtag uart 接口是 Nios II 嵌入式处理器新添加的接口元件，通过内嵌在 Intel FPGA 内部的 JTAG 电路，可以实现在 PC 主机与 Qsys 系统之间进行串行字符流通信。
   a. 从Component Library”标签栏中的查找窗口输入 jtag 找到”JTAG UART ”，然后点击 Add
   
   b. 在 JTAG UART-jtag-uart_0 的设置向导中保持默认选项，点击 Finish。