Openpiton RISC-V处理器学习笔记（2 仿真测试）

最新推荐文章于 2024-04-25 11:23:55 发布
最新推荐文章于 2024-04-25 11:23:55 发布
阅读量543 收藏 1
点赞数 1
文章标签： risc-v 学习 fpga开发 linux Powered by 金山文档
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_45144013/article/details/129424512
版权

一、克隆Openpiton工程

  1. 选择合适文件夹（不含中文路径）克隆Openpiton开源工程

注：由于GitHub不稳定，需要多尝试几次。

su
mkdir openpiton && cd openpiton
git clone https://github.com/PrincetonUniversity/openpiton.git  #国内源(git clone https://gitee.com/dong9991010/openpiton.git)
cd openpiton

克隆子项目（包含ariane内核，速度慢也可修改子项目源地址更换为国内源）

git submodule update --init --recursive

二、修改脚本环境

解锁工程，降低修改权限

cd /home/ICer
su
chmod -R 777 openpiton/

1、修改openpiton/piton/ariane_setup.sh 第79行的RSCV工具链路径，将其修改至本虚拟机对应工具链路径
最低0.47元/天 解锁文章
一层小笼包
关注
  • 1
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
Openpiton RISC-V处理器学习笔记（3 移植至ZCU102 FPGA并仿真）
weixin_45144013的博客
03-09 1057
笔者从芯王国虚拟机开始搭建PrincetonUniversity开发的开源64位RISC-V处理器Openpiton仿真环境，本文为运行至FPGA开发板ZCU102的过程。
Openpiton RISC-V处理器学习笔记（1 环境搭建）
weixin_45144013的博客
03-09 714
笔者从芯王国虚拟机开始搭建PrincetonUniversity开发的开源64位RISC-V处理器Openpiton仿真环境，本文为仿真环境搭建过程。
使用riscv-tests进行指令测试（一）
最新发布
百里杨的博客
04-25 1340
riscv-tests，是用于验证RISC-V处理器实现，是否符合其指令集架构规范的一组测试程序。具体来说，riscv-tests目录包含isa、debug、mt和benchmarks的测试文件、底层相关驱动以及编译的文件，用于测试RISC-V CPU的实现。其中，benchmark测试，包含一些业内公认的C代码测试集；而ISA测试，则包含定向指令测试，如机器/用户/监督者模式下I/A/C/D/F/M类型的指令测试。
openpiton:OpenPiton平台
04-29
OpenPiton研究平台 OpenPiton是世界上第一个开放源代码，通用多线程多核处理器。 它是一个平铺的多核框架，可从一核扩展到1/2亿核。 它是使用SPARC v9 ISA和跨片上网络的基于目录的分布式缓存一致性协议的64位体系结构。 它在核心和非核心组件中都是高度可配置的。 OpenPiton已经在运行全栈Debian linux的ASIC和多个Xilinx FPGA原型中得到验证。 我们已经发布了Verilog RTL代码以及综合和后端流程。 我们相信OpenPiton是计算机架构，操作系统，编译器，EDA，安全性等领域研究人员的理想框架。 OpenPiton已在ASPLOS 2016中发布：Jonathan Balkind，Michael McKeown，Yaosheng Fu，Tri Nguyen，Yanqi Zhou，Alexey Lavrov，Mohammad Sh
探索未来计算：OpenPiton —— 面向开源硬件生态的多核处理器框架
gitblog_00075的博客
04-16 430
探索未来计算：OpenPiton —— 面向开源硬件生态的多核处理器框架 项目地址:https://gitcode.com/PrincetonUniversity/openpiton 项目简介 OpenPiton 是普林斯顿大学开发的一个开源多核处理器架构框架，旨在提供一个可扩展、模块化的平台，让研究者和开发者可以深入理解和实践现代微处理器设计。该项目采用RISC-V指令集架构，并通过灵活的软件和...
大道至简——RISC-V架构之魂（中）
热门推荐
zoomdy's blog
03-16 3万+
本文为《RISC-V CPU设计》专栏和《RISC-V嵌入式软件开发》专栏系列文章之一。 注：本文节选自“硅农亚历山大”所著国内第一本系统介绍CPU与RISC-V设计的中文书籍《手把手教你设计CPU：RISC-V处理器篇》（预计将于2018年3~4月上市）。 原文出处：大道至简——RISC-V架构之魂（中） “大道至简——RISC-V架构之魂”——分成上中下三篇，本文是中篇。关注...
单周期RISC-V架构CPU的设计---仿真调试篇
qq_43186162的博客
07-28 1114
本文主要是对前一篇文章所设计的CPU仿真调试，具体细节请参照前一文章。
微处理器OpenRisc、SPARC、RISC-V架构
ejinxian的专栏
12-31 2380
一、OpenRisc平民出生 OpenRisc是OpenCores组织提供的基于GPL协议的开放源代码的RISC（精简指令集计算机）处理器。有人认为其性能介于ARM7和 ARM9之间，适合一般的嵌入式系统使用。最重要的一点是OpenCores组织提供了大量的开放源代码IP核供研究人员使用，因此对于一般的开发单位具 有很大的吸引力。 OpenRisc具有以下的主要特点： 采用免费开放的32/64bit RISC/DSP架构。 用Verilog HDL(硬件描述语言)实现了基于该RISC/D..
玄铁RISC-V处理器入门与实战.pdf
08-10
RISC-V处理器课程学习涵盖了RISC-V架构的基本知识、指令集、开发工具等方面的内容。学习RISC-V处理器需要掌握一定的编程基础和计算机系统知识。 6. 玄铁CPU IP 玄铁CPU IP是一个基于RISC-V架构的CPU IP，面向低...
基于 Logisim 的 RISC-V 处理器设计（单周期）
05-30
在本文中，我们将深入探讨如何使用 Logisim 设计一个基于 RISC-V 架构的单周期处理器。RISC-V 是一种开放源码指令集架构（ISA），它以简洁、高效和可扩展性著称，已被广泛应用于各种嵌入式系统、物联网设备以及高...
平头哥发布全新RISC-V处理器.pdf
09-25
"平头哥发布全新RISC-V处理器" 从标题和描述中可以看出，这篇文章主要讲述了平头哥发布了全新的RISC-V处理器，这款处理器对开源RISC-V架构进行了优化设计，兼顾高性能及低功耗特点，适用于微处理器、智能语音、导航...
openpiton 25核开源FPGA代码、ASIC工程、文档.zip
08-26
普林斯顿大学的研究人员在本周举行的Hot Chips研讨会上公布了25核处理器Piton。该芯片是专门为数据中心和程序并行运行设计的，具有强大的可扩展性，可用于构建集成8000多个芯片打造超过20万核心的数据中心系统。该项目获得了美国国家科学基金会和DARPA的资助。目前版本的Piton芯片大小6毫米x6毫米，有超过4.6亿个晶体管，使用IBM的32纳米工艺制造，是至今学术机构开发的最复杂处理器。 OpenPiton® OpenPiton® is the open source release of the Princeton Piton many-core processor, which has been designed and taped-out in March 2015 in Princeton Parallel Group under supervision of Prof. David Wentzlaff. Some of OpenPiton® features are listed below: OpenSPARC T1 Cores (SPARC V9) Written in Verilog HDL Scalable up to 1/2 Billion Cores Large Test Suite (>8000 tests) Single Tile FPGA (Xilinx ML605) Prototype Princeton Piton Processor, is a many-core designed by Prof. Wentzlaff's research group in March, 2015. It is taped-out in IBM 32nm SOI process. Some of Piton's features are listed below: 25 modified OpenSPARC T1 cores Directory-based shared memory 3 On-chip networks Multi-chip shared memory support 1 GHz clock frequency IBM 32nm SOI process (6mm*6mm) 460 million transistors
openpiton-src-16-10-26-r4.tar.gz
02-26
普林斯顿大学的研究人员在本周举行的Hot Chips研讨会上公布了25核处理器Piton。该芯片是专门为数据中心和程序并行运行设计的，具有强大的可扩展性，可用于构建集成8000多个芯片打造超过20万核心的数据中心系统。该项目获得了美国国家科学基金会和DARPA的资助。目前版本的Piton芯片大小6毫米x6毫米，有超过4.6亿个晶体管，使用IBM的32纳米工艺制造，是至今学术机构开发的最复杂处理器。
openpiton-docs
04-06
最新openpiton项目介绍文档，可以了解cpu设计架构，详细说明了各组件功能。
FPGA实现CAN总线控制器开源代码.zip
08-22
本代码是FPGA实现CAN总线控制器的开源代码，工程文件可直接通过ISE调试！
教ni设计CPU—RISC-V处理器篇.zip
08-08
学习RISC-V不仅可以让你理解处理器设计的基础，还能让你参与到一个快速发展的开源生态系统中。随着RISC-V在嵌入式、边缘计算、数据中心等领域的广泛应用，掌握RISC-V技术对于未来的IT专业人员来说，无疑是一项重要的...
开源SoC整理
timewh的专栏
06-24 2153
1、https://docs.opentitan.org/ 2、rocket-riscv 3、optimsoc (openrisc) 4、西部数据开源riscv https://github.com/chipsalliance/Cores-SweRV 西数SweRV是一种32位顺序执行架构，双路超标量设计，9级流水线，支持SMT同步多线程 第一个版本Swe Core EH1采用台积电28nm工艺制造，运行频率高达1.8GHz，模拟性能可达4.9 CoreMark/MHz，略高于ARM A15。
opentiton
timewh的专栏
12-14 586
http://parallel.princeton.edu/openpiton/docs/synbck_man.pdf http://parallel.princeton.edu/openpiton/docs/sim_man.pdf http://parallel.princeton.edu/openpiton/docs/micro_arch.pdf http://parallel.princeton.edu/openpiton/docs/fpga_man.pdf https://github.co
二、RISC_CPU仿真、调试（上）
qq_52194830的博客
01-26 1145
1、外围模块 为了对RISC_CPU进行测试，需要有存储测试程序的ROM或RAM、地址译码器。 （1）地址译码器 地址译码器用于产生选通信号，选通ROM或RAM。 module addr_decoder ( input [12:0] addr, output reg rom_sel, output reg ram_sel ); // 1FFFH ----- 18000H RAM // 17FFH ----- 00000H ROM alway

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值