Openpiton RISC-V处理器学习笔记（3 移植至ZCU102 FPGA并仿真）

已于 2023-03-13 11:10:01 修改
阅读量1.4k 收藏 9
点赞数 2
文章标签： risc-v fpga开发 linux
于 2023-03-09 17:03:49 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_45144013/article/details/129424745
版权
本文档详细记录了将Openpiton RISC-V处理器从Genesys2开发板移植到ZCU102 FPGA的过程，包括IP移植、宏定义修改、内存配置、外设列表更新、脚本调整等步骤，以及最终生成比特流和运行嵌入式程序的流程。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

注：无需移植跳转至生成比特流步骤即可。

一、IP移植

工程所用IP不涉及PS端arm内核，均在PL端，皆可移植至ZCU102。在vivado新建工程中设置好导出xci文件拷贝至对应文件夹（新增zcu102文件夹）即可，脚本运行时会自动添加对应ip

所使用PL端IP为：

DDR4控制器（拷贝位置piton/design/chipset/mc/xilinx/zcu102/ip_cores/ddr4_0）

UART16550串口（拷贝位置/piton/design/chipset/io_ctrl/xilinx/zcu102/ip_cores/uart_16550

afifo_w64_d128（拷贝位置piton/design/chipset/Xilinx/zcu102/ip_cores/afifo_w64_d128_std）

clk_mmcm时钟分频（拷贝位置/piton/design/chipset/xilinx/zcu102/ip_cores/clk_mmcm）

atg_uart_init串口初始化（拷贝位置piton/design/chipset/io_ctrl/xilinx/zcu102/ip_cores/atg_uart_init）

二、板卡特性宏定义修改

最低0.47元/天 解锁文章
Openpiton RISC-V处理器学习笔记（2 仿真测试）
weixin_45144013的博客
03-09 859
笔者从芯王国虚拟机开始搭建PrincetonUniversity开发的开源64位RISC-V处理器Openpiton仿真环境，本文为仿真测试过程。
Openpiton RISC-V处理器学习笔记（1 环境搭建）
weixin_45144013的博客
03-09 1257
笔者从芯王国虚拟机开始搭建PrincetonUniversity开发的开源64位RISC-V处理器Openpiton仿真环境，本文为仿真环境搭建过程。
On-Chip-Network典型实现之PRINCETON PITON
最新发布
major的博客
12-12 464
NoC3传输L1.5的回写和从memory controller到L2的响应。为了确保消息类之间的deadlock-freedom，noc之间的优先级顺序为NoC3 > NoC2 > NoC1。该设计本质上使用多个物理网络，而不是在相同的物理链路上复用多个VCs。它通过一个名为Piton的25核平 铺处理器 ASIC 原型进行了演示，该原型采用 32 nm 工艺，运行速度为 1 GHz。这款多核处理器使用 OpenSPARC T1 内核，并提供通过三个 NoC 互连的内存子系统。
risc v 处理器的FPGA实现工程
10-14
使用的vivado2017.04版本创建的工程，完成蜂鸟E203 处理器内核的移植，搭建SOC片上系统。运行在A7的FPGA板卡上。
opentiton
timewh的专栏
12-14 725
http://parallel.princeton.edu/openpiton/docs/synbck_man.pdf http://parallel.princeton.edu/openpiton/docs/sim_man.pdf http://parallel.princeton.edu/openpiton/docs/micro_arch.pdf http://parallel.princeton.edu/openpiton/docs/fpga_man.pdf https://github.co
【【手把手教你实现Risc-V装载至FPGA】】
weixin_50965981的博客
06-03 4094
手把手教你将Risc-V 装载至FPGA上
教ni设计CPU—RISC-V处理器篇.zip
08-08
学习RISC-V不仅可以让你理解处理器设计的基础，还能让你参与到一个快速发展的开源生态系统中。随着RISC-V在嵌入式、边缘计算、数据中心等领域的广泛应用，掌握RISC-V技术对于未来的IT专业人员来说，无疑是一项重要的...
一个从零开始写的极简、非常易懂的RISC-V处理器核
10-24
RISC-V处理器核是一种采用精简指令集计算（RISC）原则设计的开源处理器架构，其设计目标是实现一个简单、高效的微处理器核心。在本项目中，该处理器核被命名为tinyriscv，是一个32位的单核处理器，它的设计语言为...
openpiton:OpenPiton平台
04-29
OpenPiton研究平台 OpenPiton是世界上第一个开放源代码，通用多线程多核处理器。 它是一个平铺的多核框架，可从一核扩展到1/2亿核。 它是使用SPARC v9 ISA和跨片上网络的基于目录的分布式缓存一致性协议的64位体系结构。 它在核心和非核心组件中都是高度可配置的。 OpenPiton已经在运行全栈Debian linux的ASIC和多个Xilinx FPGA原型中得到验证。 我们已经发布了Verilog RTL代码以及综合和后端流程。 我们相信OpenPiton是计算机架构，操作系统，编译器，EDA，安全性等领域研究人员的理想框架。 OpenPiton已在ASPLOS 2016中发布：Jonathan Balkind，Michael McKeown，Yaosheng Fu，Tri Nguyen，Yanqi Zhou，Alexey Lavrov，Mohammad Sh
探索未来计算：OpenPiton —— 面向开源硬件生态的多核处理器框架
gitblog_00075的博客
04-16 762
探索未来计算：OpenPiton —— 面向开源硬件生态的多核处理器框架 去发现同类优质开源项目:https://gitcode.com/ 项目简介 是普林斯顿大学开发的一个开源多核处理器架构框架，旨在提供一个可扩展、模块化的平台，让研究者和开发者可以深入理解和实践现代微处理器设计。该项目采用RISC-V指令集架构，并通过灵活的软件和硬件接口，鼓励创新和实验。 技术分析 OpenPiton 基于以...
RISC-V的FPGA设计与实现资料
03-21
本文件手把手教你设计 CPU——RISC-V 处理器，有完整的Verilog代码与详细的技术手册，基于蜂鸟E200设计与实现，分享出来，供大家一起学习
openpiton-docs
04-06
最新openpiton项目介绍文档，可以了解cpu设计架构，详细说明了各组件功能。
openrisc移植
08-10
以前别人用UVP做的一个工程，挺全的，我以前看了下，当时没看懂，没实践过，打算后面看下吧！一起学习下
openpiton-src-16-10-26-r4.tar.gz
02-26
普林斯顿大学的研究人员在本周举行的Hot Chips研讨会上公布了25核处理器Piton。该芯片是专门为数据中心和程序并行运行设计的，具有强大的可扩展性，可用于构建集成8000多个芯片打造超过20万核心的数据中心系统。该项目获得了美国国家科学基金会和DARPA的资助。目前版本的Piton芯片大小6毫米x6毫米，有超过4.6亿个晶体管，使用IBM的32纳米工艺制造，是至今学术机构开发的最复杂处理器。
openpiton 25核开源FPGA代码、ASIC工程、文档.zip
08-26
普林斯顿大学的研究人员在本周举行的Hot Chips研讨会上公布了25核处理器Piton。该芯片是专门为数据中心和程序并行运行设计的，具有强大的可扩展性，可用于构建集成8000多个芯片打造超过20万核心的数据中心系统。该项目获得了美国国家科学基金会和DARPA的资助。目前版本的Piton芯片大小6毫米x6毫米，有超过4.6亿个晶体管，使用IBM的32纳米工艺制造，是至今学术机构开发的最复杂处理器。 OpenPiton® OpenPiton® is the open source release of the Princeton Piton many-core processor, which has been designed and taped-out in March 2015 in Princeton Parallel Group under supervision of Prof. David Wentzlaff. Some of OpenPiton® features are listed below: OpenSPARC T1 Cores (SPARC V9) Written in Verilog HDL Scalable up to 1/2 Billion Cores Large Test Suite (>8000 tests) Single Tile FPGA (Xilinx ML605) Prototype Princeton Piton Processor, is a many-core designed by Prof. Wentzlaff's research group in March, 2015. It is taped-out in IBM 32nm SOI process. Some of Piton's features are listed below: 25 modified OpenSPARC T1 cores Directory-based shared memory 3 On-chip networks Multi-chip shared memory support 1 GHz clock frequency IBM 32nm SOI process (6mm*6mm) 460 million transistors
开源RISC-V处理器(蜂鸟E203)学习（二）修改FPGA综合环境（移植到自己的Xilinx FPGA板卡）
宏强-Blog
01-25 9559
1.简述 2.运行原工程 进入到FPGA目录下; gvim打开“README.md”文件，下面就是FPGA综合的命令。 这里以第一个：hbirdkit 为例，依次执行以下命令。第二个直接使用“setup”可以打开vivado的gui查看整个工程。 make install CORE=e203 FPGA_NAME=hbirdkit make setup CORE=e203 FPGA_NAME=hbirdkit 成功启动vivado并加载整个工程； ...
[ZCU102嵌入式开发]基于Vitis-AI的yolov5目标检测模型在ZCU102开发板上的部署过程分享
qq_36745999的博客
09-22 1万+
基于Vitis-AI的yolov5目标检测模型量化移植，在ZCU102开发板的嵌入式系统上实现了yolov5的移植，能够使用DPU达到30fps的特征提取速率。本博客记录了整个移植思路，过程，并用相关代码进行解释说明，希望能够抛转引玉，寻找正在做类似工作的小伙伴交流学习。
蜂鸟E203开源RISC-V开发板：蜂鸟FPGA开发板和JTAG调试器介绍
热门推荐
zoomdy's blog
11-16 2万+
为了便于初学者能够快速地学习RISC-V CPU设计和RISC-V嵌入式开发，蜂鸟E203开源MCU原型SoC（在本文中将其简称为“MCU SoC”或者“SoC”）定制了基于Xilinx FPGA的专用开发板（在本文中将其简称为“FPGA开发板”）和专用JTAG调试器（在本文中将其简称为“JTAG调试器”）
手把手教你移植蜂鸟E203 hbridv2【集创芯来RISC-V杯】
一名FPGA芯片设计爱好者的技术博客
03-04 7374
文章目录一、管脚分析1.1 时钟管脚1.2 复位管脚1.3 QSPI接口1.4 PMU管脚1.5 其他管脚1.6 ip_reset_sys的处理1.7 上电流程控制配置1.8 管脚约束编写1.9 综合实现和生成比特流文件二、管脚约束概览三、DaVinci约束文件代码 我是 雪天鱼，一名FPGA爱好者，研究方向是FPGA架构探索和数字IC设计。 CSDN个人博客链接：https://blog.csdn.net/qq_44447544?spm=1000.2115.3001.5343 关注公众号【集成电路设计教程
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值