Openpiton RISC-V处理器学习笔记（3 移植至ZCU102 FPGA并仿真）

已于 2023-03-13 11:10:01 修改
阅读量1k 收藏 8
点赞数 1
文章标签： risc-v fpga开发 linux Powered by 金山文档
于 2023-03-09 17:03:49 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_45144013/article/details/129424745
版权

注：无需移植跳转至生成比特流步骤即可。

一、IP移植

工程所用IP不涉及PS端arm内核，均在PL端，皆可移植至ZCU102。在vivado新建工程中设置好导出xci文件拷贝至对应文件夹（新增zcu102文件夹）即可，脚本运行时会自动添加对应ip

所使用PL端IP为：

DDR4控制器（拷贝位置piton/design/chipset/mc/xilinx/zcu102/ip_cores/ddr4_0）

UART16550串口（拷贝位置/piton/design/chipset/io_ctrl/xilinx/zcu102/ip_cores/uart_16550

afifo_w64_d128（拷贝位置piton/design/chipset/Xilinx/zcu102/ip_cores/afifo_w64_d128_std）

clk_mmcm时钟分频（拷贝位置/piton/design/chipset/xilinx/zcu102/ip_cores/clk_mmcm）

atg_uart_init串口初始化（拷贝位置piton/design/chipset/io_ctrl/xilinx/zcu102/ip_cores/atg_uart_init）

二、板卡特性宏定义修改

最低0.47元/天 解锁文章
一层小笼包
关注
  • 1
    点赞
  • 踩
  • 8
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
Openpiton RISC-V处理器学习笔记（2 仿真测试）
weixin_45144013的博客
03-09 541
笔者从芯王国虚拟机开始搭建PrincetonUniversity开发的开源64位RISC-V处理器Openpiton仿真环境，本文为仿真测试过程。
基于 Logisim 的 RISC-V 处理器设计（单周期）
05-30
在本文中，我们将深入探讨如何使用 Logisim 设计一个基于 RISC-V 架构的单周期处理器。RISC-V 是一种开放源码指令集架构（ISA），它以简洁、高效和可扩展性著称，已被广泛应用于各种嵌入式系统、物联网设备以及高...
FPGA系列：ZCU102开发板上的第一个工程（MIG控制器）
weixin_49872252的博客
09-17 4795
该工程是XILINX官网上提供的一个例程。刚拿到ZCU102时没有拿到资源，自行在官网上查找有关资料进行学习，发现官网有提供例程便从这里开始熟悉我的新板子。 XILINX官网：Xilinx -灵活应变. 万物智能. 一、软硬件准备 ZCU102开发板，需要连接电源和右上角的JTAG。 进入官网搜索XCU102，可以检索到XCU102有关的原理图、数据手册和例程等。我们找到XTP432-ZCU102 MIG Tutorial(v11.0)，下载...
【【手把手教你实现Risc-V装载至FPGA】】
最新发布
weixin_50965981的博客
06-03 933
手把手教你将Risc-V 装载至FPGA上
大家一起从零设计RISC-V处理器（一）之开篇
宏强-Blog
02-08 6724
1.渊源 现在我还记得初学FPGA时候，问过学长FPGA能做什么，他回答：无所不能，比如可以实现51单片机；但当时我初学无知，无法理解在实现FPGA上单片机，那时候对图像识别感兴趣，因此FPGA大部分用在图像处理上，FPGA玩儿得算是小有成就吧；偶然的机会成为了一名数字ICer，恰好当时RISC-V在国内火了起来，让我又想起了学长所说的话，或许我应该从零设计一个RISC-V处理器； 2.初衷 老粉丝比较了解我的风格，喜欢输出毫无保留的干货，其实我今天的所学所知也是受益于开源与分享，因此我也秉持开源分享的精神
开源RISC-V处理器(蜂鸟E203)学习（五）A100T-FPGA 移植蜂鸟Hbirdv2，实现Centos下调试器USB识别以及程序编译烧写，并进行C语言仿真
宏强-Blog
06-18 4697
最近购买了一块适合做原型验证FPGA板卡，板卡接口和外设比较丰富，十分适合跑一些小型的SOC工程，比如蜂鸟E203，这里就要介绍怎么移植；板卡自带FPGA烧写器，还支持软核CPU的JATG功能，还有USB接口的UART，这样不用单独购买FPGA下载器、软核CPU调试的下载器，串口模块；额外板卡有充足的按键、LED、数码管、拨动开关，以及几十个灵活的可配的管脚，还额外有2KB的SRAM，这可谓是接近完美的原型FPGA板卡；当然板卡还有USB、千兆以太网、HDMI，用于单纯的FPGA也是够用的； 这里只做移植一
[ZCU102嵌入式开发]基于Vitis-AI的yolov5目标检测模型在ZCU102开发板上的部署过程分享
qq_36745999的博客
09-22 8690
基于Vitis-AI的yolov5目标检测模型量化移植，在ZCU102开发板的嵌入式系统上实现了yolov5的移植，能够使用DPU达到30fps的特征提取速率。本博客记录了整个移植思路，过程，并用相关代码进行解释说明，希望能够抛转引玉，寻找正在做类似工作的小伙伴交流学习。
蜂鸟E203开源RISC-V开发板：蜂鸟FPGA开发板和JTAG调试器介绍
热门推荐
zoomdy's blog
11-16 2万+
为了便于初学者能够快速地学习RISC-V CPU设计和RISC-V嵌入式开发，蜂鸟E203开源MCU原型SoC（在本文中将其简称为“MCU SoC”或者“SoC”）定制了基于Xilinx FPGA的专用开发板（在本文中将其简称为“FPGA开发板”）和专用JTAG调试器（在本文中将其简称为“JTAG调试器”）
玄铁RISC-V处理器入门与实战.pdf
08-10
RISC-V处理器课程学习涵盖了RISC-V架构的基本知识、指令集、开发工具等方面的内容。学习RISC-V处理器需要掌握一定的编程基础和计算机系统知识。 6. 玄铁CPU IP 玄铁CPU IP是一个基于RISC-V架构的CPU IP，面向低...
基于 FPGA 的 RISC-V 处理器设计
05-18
【作品名称】：基于 FPGA 的 RISC-V 处理器设计 【适用人群】：适用于希望学习不同技术领域的小白或进阶学习者。可作为毕设项目、课程设计、大作业、工程实训或初期项目立项。 【项目介绍】： RISC-V 是一个基于...
openpiton-docs
04-06
最新openpiton项目介绍文档，可以了解cpu设计架构，详细说明了各组件功能。
FPGA参考文档
08-12
Xilinx 7系列FPGA的可配置IO的设计参考文档，主要介绍了IO接口的配置。
VexRiscv:FPGA友好的32位RISC-V CPU实现
04-28
指数 通过插件系统向CPU添加自定义指令 通过插件系统添加新的CSR CPU时钟和复位 VexRiscv架构外挂程式 描述 该存储库托管以SpinalHDL编写的RISC-V实现。 以下是一些规格： RV32I [M] [C] [A]指令集（仅单个内核内的原子） 从2到5+阶段的流水线化（[Fetch * X]，解码，执行，[内存]，[回写]） 1.44 DMIPS / Mhz-几乎启用了所有功能时不进行内联（当启用分频器查找表时为1.57 DMIPS / Mhz） 针对FPGA进行了优化，不使用任何供应商特定的IP块/原语 AXI4，Avalon，叉骨准备就绪 可选的MUL / DIV扩展 可选的指令和数据缓存 可选的硬件重新装满的MMU 可选的调试扩展，允许通过GDB >> openOCD >> JTAG连接进行Eclipse调试 使用RISC-V Privileged
平头哥发布全新RISC-V处理器.pdf
09-25
"平头哥发布全新RISC-V处理器" 从标题和描述中可以看出，这篇文章主要讲述了平头哥发布了全新的RISC-V处理器，这款处理器对开源RISC-V架构进行了优化设计，兼顾高性能及低功耗特点，适用于微处理器、智能语音、导航...
手把手教你移植蜂鸟E203 hbridv2【集创芯来RISC-V杯】
一名FPGA芯片设计爱好者的技术博客
03-04 6019
文章目录一、管脚分析1.1 时钟管脚1.2 复位管脚1.3 QSPI接口1.4 PMU管脚1.5 其他管脚1.6 ip_reset_sys的处理1.7 上电流程控制配置1.8 管脚约束编写1.9 综合实现和生成比特流文件二、管脚约束概览三、DaVinci约束文件代码 我是 雪天鱼，一名FPGA爱好者，研究方向是FPGA架构探索和数字IC设计。 CSDN个人博客链接：https://blog.csdn.net/qq_44447544?spm=1000.2115.3001.5343 关注公众号【集成电路设计教程
【RISC-V】基于开源RISC-V MCU内核PicoRV32的FPGA移植
cabinGGG的博客
11-01 4189
基于开源RISC-V MCU内核PicoRV32的FPGA移植
《Vivado那些事儿》多AXI通道读写DDR的阻塞问题？
OpenFPGA的博客
12-01 330
Q1基于vivado2020.1和zcu102开发板(rev1.1)开发项目，工程涉及DDR4（MIG）和PL端多个读写接口交互的问题，通过AXI interconnect进行互联和仲裁（采用默认配置）。一个完整控制周期内（约100ms），各端口读写情况如下（AWSIZE均为4）：AXI1：只写入，AWLEN=119，每次写请求共计4320次突发写，完整控制周期内1次读请求AXI2：读写，AR...
基于Xilinx Kintex-7系列FPGA高端设计的TLK7-EVM评估板简介
创龙，嵌入式一体化解决方案商
11-24 1002
TLK7-EVM评估板简介 创龙科技TLK7-EVM是一款基于Xilinx Kintex-7系列FPGA设计的高端评估板，由核心板和评估底板组成。核心板经过专业的PCB Layout和高低温测试验证，稳定可靠，可满足各种工业应用环境。 TLK7-EVM评估板接口资源丰富，引出FMC、SFP+、PCIe、SATA、HDMI等接口，方便用户快速进行产品方案评估与技术预研。 图 1 评估板正面图 图 2 TLK7-EVM评估板软硬件参数 硬件框图 图 3 评...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值