27-基本地址变换机构与快表详解

基本地址变换机构

基本地址变换机构可以借助页表将逻辑地址转换为物理地址
通常会在系统中设置一个页表寄存器(PTR),存放页表在内存中的起始地址F和页表长度M
进程未执行时,页表的始址和页表长度存放在[[002-1-1-定义#进程实体|进程控制模块]]中,当进程被调度时,操作系统内核把它们放在页表寄存器中。

基本步骤

1. 根据逻辑地址计算出页号,页内偏移量
2. 判断页号是否越界
3. 查询页表,找到页号对应的页表项,确定页表项存放的内存块号
4. 用内存块号和页内偏移量得到物理地址
5. 访问目标内存单元

典型例题

按字节寻址:对应的是一个字节
页内偏移量占据10位,一个页面的大小是2^10B=1KB
若页面大小L为1K字节,页号2对应的内存块号b=8,将逻辑地址A=2500转换为物理地址E

1. 计算页号、页内偏移量
   P=A/L=2500/1024=2
   W=A%L=2500%1024=452
2. 根据题中条件可知,页号2没有越界,其存放的内存块号为8
3. 物理地址为E=bxL+W=8x1024+425=8644

结论

在分页存储管理系统(页式管理)中,只要确定了每个页面的大小,逻辑地址结构就确定了,因此,页式管理中地址是一维的。即只要给出一个逻辑地址,系统就可以自动地算出页号、页内偏移量两个部分，并不需要显式的告诉系统这个逻辑地址，页内偏移量占据多少位。

---

具有快表的地址变换机构

局部性原理

时间局部性

如果执行了程序中的某条指令,那么不久后这条指令很有可能再次执行;如果某个数据被访问过,不久之后该数据很可能再次被访问(因为程序中存在大量的循环)

空间局部性

一旦程序访问了某个存储单元,在不久之后,其附近的存储单元也很有可能被访问(因为很多数据在内存中都是连续存放的)
由于局部性原理,可能连续很多次查到的都是同一个页表项。既然如此,能否利用这个特性减少访问页表的次数呢？

什么是快表

快表中存放的是页表的副本内容

引入快表后,地址的变换过程

1. CPU给出逻辑地址，由某个硬件算得页号、页内偏移量，将页号和快表中的所有页号进行比较
2. 如果找到了匹配的页号，说明要访问的页表项在快表中有副本，则直接从中取出页对应的内存块号，再将内存块号与页内偏移量拼接成物理地址，最后访问该物理地址所对应的内存单元。因此，若快表命中，则访问某个逻辑地址仅需要一次访存即可。
3. 如果没有找到匹配的页号，则需要访问内存中的页表，找到对应的页表项，得到页面存放的内存块，再将内存块号与页内偏移量拼接形成物理地址，最后访问该物理地址对应的内存单元。因此，若快表未命中，则访问某个逻辑地址需要两次访存（注意:再找到页表项后,应同时将其存入块表,以便后面可能的再次访问,但若快表已满,必须要按照一定的算法对旧的页表项进行替换)