基于FPGA的1080P 60Hz BT1120接口调试过程记录

最新推荐文章于 2024-06-14 19:18:09 发布
最新推荐文章于 2024-06-14 19:18:09 发布
阅读量5.2k 收藏 61
点赞数 7
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_45637597/article/details/125928359
版权

这个BT1120接口是在1080P 60Hz的视频中验证的，其它频率的视频使用时要修改对应的参数。另外由于接口代码里面例化了一个深度位512的FIFO（quartus），所以在做仿真测试时需要quartus和modelsim联合仿真。

bt1120接口最重要的部分是结束码和起始码（FF 00 00 XYZ）
前面3字节的FF 00 00 是固定不变的，最后一字节需要根据F V H来编码，当FVH确定时P3 P2 P1 P0也确定了。使用8bit的数据位宽时保留高8位，舍去低2位。

整理后的接口
在这里插入图片描述
在这里插入图片描述
接口代码

/* 定时基准码 <0xff 0x00 0x00 xxx>
 * 其中xxx为如下的取值范围:
 * 1 0 1 0 1 0 1 1 0 0  0xab(帧消隐期间,SAV)
 * 1 0 1 1 0 1 1 0 0 0  0xb6(帧消隐期间,EAV)
 * 1 0 0 0 0 0 0 0 0 0  0x80(视频有效区时间,SAV)
 * 1 0 0 1 1 1 0 1 0 0  0x9d(视频有效区时间,EAV)
 */

`timescale 1ns / 1ps
module ycbcr422_to_bt1120(
    input           rst_n,
    input           clk ,
    input           data_de,
    input           hsync,
    input           vsync,
    input  [15:0]   ycbcr,     
    output          bt1120_pclk,
    output reg [15:0]   bt1120_ycbcr

);

  localparam  BLANKING  =  4'd0;    //消隐阶段   
  //SAV
  localparam  CODE_SAV1 =  4'd1;    //数据开始码阶段
  localparam  CODE_SAV2 =  4'd2;
  localparam  CODE_SAV3 =  4'd3;
  localparam  CODE_SAV4 =  4'd4;

  //EAV
  localparam  CODE_EAV1 =  4'd5;    //数据结束码阶段
  localparam  CODE_EAV2 =  4'd6;
  localparam  CODE_EAV3 =  4'd7;
  localparam  CODE_EAV4 =  4'd8;

  localparam  VAILD_VIDEO = 4'd9;    //数据有效阶段



  //在行场消隐区填充STUFF
  localparam  STUFF  = 16'h8010;

  localparam BSAV = 8'hab;
  localparam BEAV = 8'hb6;

  localparam VSAV = 8'h80;
  localparam VEAV = 8'h9d;



//1080p 60hz
localparam   WIDTH_TOTAL = 12'd2200 ;   //一行的宽度
localparam   HEIGHT_TOTAL= 12'd1125 ;   //一帧的高度
localparam   VIDEO_BEFORE_BLANK_NUM = 6'd41 ;   //一帧开始前的帧消隐行数
localparam   VIDEO_AFTER_BLANK_NUM  = 3'd4  ;   //一帧结束后的帧消隐行数
localparam   BLANK_NUM   = 12'd280  ;



wire        full    ;
reg         rd_en   ;
wire[15:0]  rd_data ;
wire        empty   ;

reg [3:0]   state_c ;
reg [3:0]   state_n ; 
wire        blank2sav ;
wire        video2eav ;

reg         data_de0  ;
reg         hsync0    ;
reg         vsync0    ;
reg [15:0]  ycbcr0    ;        
reg         data_de1  ;
reg         hsync1    ;
reg         vsync1    ;
reg [15:0]  ycbcr1    ;
wire        v_pos     ;

reg [11:0]  cnt_h     ;
reg [11:0]  cnt_v     ; 

wire[7:0]   Lumi    ;
wire[7:0]   cbcr ;


assign  bt1120_pclk =  clk ;

yc2bt_fifo yc2bt_fifo_inst0
(
	 .clock (clk     ),
     .data  (ycbcr1  ),
	 .wrreq (data_de1),
	 .full  (full    ),
	 .rdreq (rd_en   ),
	 .q     (rd_data ),
	 .empty (empty   ) 
);

always@(posedge clk or negedge rst_n)begin
    if(!rst_n)begin
        state_c <= BLANKING;
    end
    else begin
        state_c <= state_n;
    end
end


always@(*)begin
    case(state_c)
        BLANKING:begin
            if(blank2sav)begin
                state_n = CODE_SAV1;
            end
            else begin
                state_n = state_c;
            end
        end
        CODE_SAV1:begin
                state_n = CODE_SAV2;
        end
        CODE_SAV2:begin
                state_n = CODE_SAV3;
        end
        CODE_SAV3:begin
                state_n = CODE_SAV4;
        end
        CODE_SAV4:begin
                state_n = VAILD_VIDEO;
        end
        VAILD_VIDEO:begin
            if(video2eav)begin
                state_n = CODE_EAV1;
            end
            else begin
                state_n = state_c;
            end
        end
        CODE_EAV1:begin
                state_n = CODE_EAV2;
        end
        CODE_EAV2:begin
                state_n = CODE_EAV3;
        end
        CODE_EAV3:begin
                state_n = CODE_EAV4;
        end
        CODE_EAV4:begin
                state_n = BLANKING;
        end        
        default:begin
            state_n = BLANKING;
        end
    endcase
end

assign blank2sav = state_c==BLANKING && cnt_h==12'd275; 
assign video2eav = state_c==VAILD_VIDEO && cnt_h==12'd2199;


//输入打拍
always  @(posedge clk or negedge rst_n)begin
    if(rst_n==1'b0)begin
        data_de0 <= 1'b0 ;
        hsync0   <= 1'b0 ;
        vsync0   <= 1'b0 ;
        ycbcr0   <= 16'b0 ;
    end
    else begin
        data_de0 <= data_de ;
        hsync0   <= hsync   ;
        vsync0   <= vsync   ;
        ycbcr0   <= ycbcr   ;

        data_de1 <= data_de0 ;
        hsync1   <= hsync0   ;
        vsync1   <= vsync0   ;
        ycbcr1   <= ycbcr0   ;
    end
end

//获取场信号上升沿
assign v_pos = !vsync1 && vsync0 ;

//一行计数器
always @(posedge clk )begin
    if(v_pos || cnt_h == WIDTH_TOTAL-1)
        cnt_h <= 12'b0;
    else 
        cnt_h <= cnt_h + 1;
end

//一帧计数器
always @(posedge clk )begin
    if(v_pos)
        cnt_v <= 12'b0;
    else if(cnt_h == WIDTH_TOTAL-1)begin
        if(cnt_v == HEIGHT_TOTAL-1)
            cnt_v <= 12'b0;
        else
            cnt_v <= cnt_v + 1;
    end                        
end 

//出数据
always  @(posedge clk or negedge rst_n)begin
    if(rst_n==1'b0)begin
        bt1120_ycbcr <= STUFF ;
    end
    else begin  
        case(state_c)
            BLANKING:begin 
                    bt1120_ycbcr<= STUFF ; 
            end
            CODE_SAV1:begin 
                    bt1120_ycbcr<= 16'hffff ; 
            end
            CODE_SAV2:begin 
                    bt1120_ycbcr<= 16'h0 ; 
            end            
            CODE_SAV3:begin 
                    bt1120_ycbcr<= 16'h0 ; 
            end             
            CODE_SAV4:begin
               if(cnt_v<12'd41 ||(cnt_v >= 12'd1121 && cnt_v < 12'd1125)) 
                    bt1120_ycbcr<= 16'habab ;
               else if(cnt_v>=12'd41 && cnt_v<12'd1121)
                    bt1120_ycbcr<= 16'h8080 ; 
            end
            VAILD_VIDEO:begin                
                    bt1120_ycbcr<= rd_data ; 
            end
            CODE_EAV1:begin
                    bt1120_ycbcr <= 16'hffff;
            end
            CODE_EAV2:begin
                    bt1120_ycbcr <= 16'h0;
            end
            CODE_EAV3:begin
                    bt1120_ycbcr <= 16'h0;
            end
            CODE_EAV4:begin
               if(cnt_v<12'd41 ||(cnt_v >= 12'd1121 && cnt_v < 12'd1125)) 
                    bt1120_ycbcr<= 16'hb6b6 ;
               else if(cnt_v>=12'd41 && cnt_v<12'd1121)
                    bt1120_ycbcr<= 16'h9d9d ;
            end            
        endcase    
    end
end

assign Lumi =  bt1120_ycbcr[15:8] ;
assign cbcr =  bt1120_ycbcr[7:0] ;
//read en 
always  @(posedge clk or negedge rst_n)begin
    if(rst_n==1'b0)begin
        rd_en <= 1'b0 ;
    end
    else if(cnt_v>=12'd41 && cnt_v < 12'd1121 )begin
        if(cnt_h>=12'd279 && cnt_h<12'd2200)
            rd_en <= 1'b1 ;
        else
            rd_en <= 1'b0 ;
    end
    else begin
        rd_en <= 1'b0 ;
    end
end


endmodule

测试文件

`timescale 1 ns/1ps

module tb_bt1120();

reg       clk  ;
reg       rst_n;
wire[15:0] ycrcb;
reg       de   ;
reg       vsync;
reg       hsync;
reg[11:0] cnt_h;
reg[11:0] cnt_v;
reg[7:0] lumi ;
reg[7:0] cbcr ;


//uut的输出信号
wire       bt1120_clk;
wire[15:0] bt1120_data;

//时钟周期，单位为ns，可在此修改时钟周期。
parameter CYCLE    = 7;

//复位时间，此时表示复位3个时钟周期的时间。
parameter RST_TIME = 20 ;


ycbcr422_to_bt1120 u_ycbcr422_to_bt1120(
    .rst_n   (rst_n ), //input         
    .clk     (clk   ), //input          
    .data_de (de    ), //input [15:0]   
    .hsync   (hsync ), //input          
    .vsync   (vsync ), //input          
    .ycbcr   (ycrcb ), //input          
  
   //bt.1120接口
    .bt1120_pclk (bt1120_clk ) , //output           
    .bt1120_ycbcr(bt1120_data)   //output reg[15:0] 

    );
//1080P 60Hz
parameter   h_total  = 12'd2200;
parameter   hsync_pw = 6'd44   ;  //行消隐脉冲宽度,以时钟为单位

parameter   v_total  = 12'd1125;
parameter   vsync_pw = 3'd5    ;  //行消隐脉冲宽度,以行为单位

parameter   data_f_enabel = 6'd42   ;  //有效数据的第一行,以行为单位
parameter   data_e_enabel = 12'd1120;  //有效数据的最后一行,以行为单位

parameter   data_de_start = 8'd192   ;  //数据有效开始,以时钟为单位
parameter   data_de_end   = 12'd2112;  //数据有效结束,以时钟为单位

//生成本地时钟50M
initial begin
    clk = 0;
    forever
    #(CYCLE/2)
    clk=~clk;
end

//产生复位信号
initial begin
    rst_n = 1;
    #2;
    rst_n = 0;
    #(CYCLE*RST_TIME);
    rst_n = 1;
end

//一行数据的计数器
always  @(posedge clk or negedge rst_n)begin
    if(rst_n==1'b0)begin
        cnt_h <= 12'b0 ;
    end
    else begin
        if(cnt_h == h_total-1)
            cnt_h <= 12'b0 ;
        else
            cnt_h <= cnt_h + 1 ;
    end
end

//一帧数据的计数器，1080P 60hz的一帧数据共有1125行
always  @(posedge clk or negedge rst_n)begin
    if(rst_n==1'b0)begin
        cnt_v <= 12'b0 ;
    end
    else if(cnt_h == h_total-1)begin
        if(cnt_v == v_total-1)
            cnt_v <= 12'b0 ;
        else
            cnt_v <= cnt_v + 1 ;
    end
end

//产生行信号
always  @(posedge clk or negedge rst_n)begin
    if(rst_n==1'b0)begin
        hsync <= 1'b0 ;
    end
    else if(cnt_h < hsync_pw  )begin
        hsync <= 1'b1 ;
    end
    else begin
        hsync <= 1'b0 ;
    end
end

//产生场信号
always  @(posedge clk or negedge rst_n)begin
    if(rst_n==1'b0)begin
        vsync <= 1'b0 ;
    end
    else if(cnt_v < vsync_pw  )begin
        vsync <= 1'b1 ;
    end
    else begin
        vsync <= 1'b0 ;
    end
end

//产生数据有效信号
always  @(posedge clk or negedge rst_n)begin
    if(rst_n==1'b0)begin
        de   <= 1'b0 ;
        lumi <= 8'b0;
        cbcr <= 8'b0;
    end
    else if(cnt_v >= data_f_enabel-1 && cnt_v <= data_e_enabel)begin
        if(cnt_h >= data_de_start-1 && cnt_h < data_de_end-1 )begin
            de   <= 1'b1    ;
            lumi <= lumi+1;
            cbcr <= cbcr+1;
        end
        else begin
            de   <= 1'b0 ;
            lumi <= 8'b0;
            cbcr <= 8'b0;
        end
    end
end

assign ycrcb = {lumi,cbcr} ;

endmodule
丹霞山下的FPGA少年
关注
  • 7
    点赞
  • 踩
  • 61
    收藏
    觉得还不错? 一键收藏
  • 6
    评论
BT1120_1080i Encoder编码器模块（Verilog）
10-20
BT1120 1080i的Encoder编码器模块（Verilog），与720P和1080P编码方式有差异，请参考。
bt1120时序详解
weixin_48313568的博客
04-12 1707
可以利用HD_SDI协议进行高速传输，具有传输距离远，造价便宜，传输稳定等特点，常用于直播，以及一些高端电子设备上。input [3:0] i_src_sel , //选择输出数据的格式。output reg [15:0] o_data //数据。output [12:0] o_col , //列。output [12:0] o_row , //行。
【实践分享】FPGA Verilog实现视频协议BT656和1120组帧解帧代码：文档介绍、模型仿真与Matlab代码仿真详解，FPGA Verilog实现视频协议BT656和1120组帧解帧代码，附
最新发布
sKhutNMYVwK的博客
06-14 308
通过对这两种视频协议的处理和解析，我们能够实现高质量的视频数据采集和传输，为视频处理领域的应用提供强大的支持。本文将围绕FPGA和Verilog语言展开，讨论如何实现视频协议BT656和1120的组帧解帧代码，并介绍相关的文档介绍、模拟仿真和MATLAB代码仿真。通过使用现有的模拟器，我们能够在计算机上进行各种场景的仿真，验证我们的设计是否符合协议的规范要求。通过对文档的深入研究，我们能够更好地理解协议的要求和规范，为后续的代码实现打下坚实的基础。用户_99835377。
BT.1120建议书分析
qq_40629752的博客
01-13 738
隔行系统和逐行系统 隔行系统中：一副画面可以分成奇数行和偶数行，在隔行系统中会先把所有的”奇数行“或者"偶数行"从左到右从上而下扫描一遍，在去从左到右从上而下扫描这副画面所有的"偶数行”或者“奇数行”。这样其实两帧才能合成一个完整的一帧数据。对于每秒30帧的隔行系统来说，其实真是传输的只有每秒15帧的图像数据。 逐行系统：依次扫描一整副画面。 BT.1120支持隔行和逐行两种形式。隔行扫描可以有效降低信道带宽，但是其显示效果不好，逐行扫描已经成为主流了。 一行数据的组成 4个字节的EAV+辅助数据包+4个字
bt656_decode.zip_BT.656 format_BT.656-4_BT656 verilog_FPGA veril
07-15
将嵌入式BT656格式数据解码出带行场同步信号的YCbCr422格式数据
BT.1120协议简介
学飞的鸟博客
04-06 1万+
BT.1120规定了HDTV的接口协议，详细了解BT1120请参考《ITU-R BT.1120-7建议书——高清晰度电视演播室信号数字接口》，目前已更新至第8版，本文资料全部来源于官方文档；容易搞混淆的是BT609和BT1120的关系，类似BT601是SDTV的数据结构，BT656是SDTV的接口定义，BT709是HDTV的数据结构，BT1120是HDTV的接口定义，可看作是BT709的延伸应用；...
BT1120数据格式分析
Cesaroy的博客
12-19 3549
本文将利用LMH0341所采集到的实际数据，对照SMPTE 292M和SMPTE 274M标准协议，对数据进行解析，以加深对于BT1120数据格式的理解
【FPGA】基于bt1120时序设计实现棋盘格横纵向灰阶图数据输出
li_lys的博客
06-23 3145
bt1120
BT1120接口及协议
热门推荐
视频拼接器
11-14 7万+
因为项目上用到的是 海思3536的bt1120接口对接 FPGA。项目上用到的是 1920 x 1080，60Hz.逐隔.                         上图看到， BT1120的接口 有 16根 数据线 和 一根 时钟线。 下面说一下接口的时序及说明。 对于一帧视频图像，有视频帧消隐区和 行消隐区。这些概念首先得明白，才能往下看。 上图我们看到视
基于FPGA的PCI总线接口硬件调试策略
01-19
　随着FPGA可编程器件容量的不断增大和设计复杂度的日益提高，功能调试已经成为一个很繁重的任务。为了使设计的产品尽快投入市场，设计人员需要一种简易有效的测试工具，以尽可能缩短测试时间，提高测试效率。传统的...
SDI_controller.rar_FPGA BT1120_SDI_SDI驱动_bt1120_gv7600
07-13
项目:用到FPGA驱动GV7600输出SDI信号，输出分辨率1920*1080p，首先，了解GV7600芯片的特性功能，按照bt1120协议传输10位Y，Cb，Cr数据；其次，我的项目中用的是10位通道分时复用传输Y，Cb，Cr数据；配置引脚很重要，...
bt1120.zip_BT1120编解码_bt1120并行_bt1120并行输出_bt1120接口定义_bt1120解析
07-13
实现ITU-BT1120数字并行接口的编码和解码
BT1120BT1120BT1120BT1120BT1120
05-19
BT1120BT1120BT1120BT1120
Ir_Decode.rar_TC9012_ir decode_红外解码_红外解码 中断
07-15
基于C8051F120的红外解码程序，内含两个工程文件，1，利用中断实现解码。2，利用捕获进行解码。还有Tc9012的pdf。源码经片上测试OK。不同单片机只需要根据晶振修改参数就行
采集fpga送dvp(BT1120)信号的linux 驱动
05-29
dvp采集的linux驱动
基于FPGA的音频编解码芯片接口设计应用
01-19
1 概 述 　WM873l是一款功能强大的低功耗立体声24位音频编解码...内置晶体振荡器以及可配置的数字音频接口和2或3线可选的微处理器控制接口等。控制器可通过控制接口(Control Interface)对WM8731进行配置，然后通过数
基于FPGA的可配置IIC总线接口设计-论文
05-18
基于FPGA的可配置IIC总线接口设计
Hi3559A BT.1120视频输入接口调试
zlf_93_02的博客
11-02 3497
本文详细描述了基于Hi3559AV100对接前端BT.1120接口的相关配置和操作说明，其他海思平台BT.656、BT.1120接口的开发流程和注意事项基本差不多。
BT1120
lxm920714的专栏
02-08 3869
BT1120是高清晰度电视 (HDTV) 演播室信号数字接口 图像数据是怎么用二进制数据组织在一起的呢？ 个人理解：在BT1120标准中说明的图像数据指的是图像的有效尺寸的数据。因为我们看到编码信号包括图像数据和图像基准码等，其中定时基准码包括SAV、EAV信号；而SAV与EAV中间又包括消隐区数据；详细的图1如下： 图1 BT1120传输的图像数据 那么下一个问题就是这些数据怎么组织在一起的呢？VESA视频标准中...
bt1120的fpga调试
08-09
BT1120是一种FPGA调试技术，用于通过FPGA控制和分析外部视频接口信号。在进行BT1120的FPGA调试时，需要以下步骤： 1. 确定调试目标：首先确定要调试的外部视频接口信号类型和问题。该接口通常用于传输高清视频信号，如720p或1080p。如果存在信号传输问题或其他异常，需要确定具体的调试目标。 2. 配置FPGA：将FPGA配置成基于BT1120的视频接口信号处理器。这可以通过编程FPGA来实现，编写适当的Verilog或VHDL代码，以实现接口信号的读取和处理。 3. 连接外部接口：将FPGA与外部视频接口连接起来。确保连接正确并稳定。 4. 信号分析和调试工具：使用适当的信号分析和调试工具，例如示波器，逻辑分析仪或者其他测试设备，来监测和分析BT1120接口的信号。这将帮助我们识别和解决可能存在的问题，例如信号损坏、时序问题等。 5. 调试过程中的观察：监测和记录外部接口信号的特征和变化。观察时序波形，检查信号的时钟、数据和同步等方面的正确性。根据观察到的问题，尝试利用FPGA的编程能力进行调整和优化。 6. 修改FPGA代码：根据观察结果和信号分析，适时修改FPGA代码，以修复可能存在的问题。这可能包括修改时序逻辑、优化信号处理算法或调整接口参数等。 7. 重复步骤：根据调试过程中的反馈和观测结果，多次重复上述过程，直到成功解决问题并满足调试目标。 总之，BT1120的FPGA调试过程需要结合观察、信号分析和FPGA编程等技术，通过不断的优化和修改来解决问题，最终实现对外部视频接口信号的稳定和高质量传输。
评论 6
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值