![](https://img-blog.csdnimg.cn/20201014180756780.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
数字IC基础
文章平均质量分 89
日晨难再
一个略带强迫症的研究牲,目前某著名福建三本硕士在读,数字集成电路设计方向,会不定期发布文章(摸鱼),感谢大家的支持
展开
-
数字IC基础:主要的FPGA厂商
数字IC基础。原创 2024-05-31 20:17:30 · 1642 阅读 · 25 评论 -
数字IC基础:数字集成电路书籍推荐
书籍推荐原创 2024-03-01 14:50:15 · 1396 阅读 · 59 评论 -
数字IC基础:有符号数和无符号数加、减法的Verilog设计
图3和图4是分别对加法和减法功能进行测试的波形,可以看出在某些情况下结果出现了进位和借位。虽然有符号加减和无符号加减在底层都是使用同样的补码加法器结构,但我们首先分别设计有符号加减法器和无符号加减法器,然后再将其组成一个完整的加减计算单元。一文中的谈到的有符号数加减法的算法进行Verilog实现,有关算法细节请阅读原文,本文不会过多谈到原理相关问题。现在可以将两者结合,这样一个可以进行有符号数加减法和无符号数加减法的通用计算器就诞生了。一个有符号数加减法器的Verilog描述如下所示。原创 2023-11-22 16:04:33 · 2512 阅读 · 10 评论 -
数字IC基础:有符号数和无符号数的加减运算
当两个无符号数相减时,就把减数按照有符号数相减中方式一样变成其相反数的补码然后相加,此时若结果的符号位为0,则表示没有借位,若符号位为1则表示有借位(即相减结果为负),借位也用CF表示,比如若相减结果为10111,可以看做结果是7并有借位,也可以看做相减结果为-9。2、当符号位相加的进位不等于最高有效位相加的进位时,OF置1,这也很好理解,当最高有效位有进位时,如果符号位没有进位,表示符号位都为0,此时两个符号位为0的数相加得到了符号位为1的结果;x为1,y为-5,则按照补码运算公式得到的是-4的补码。原创 2023-11-21 22:04:58 · 990 阅读 · 7 评论 -
数字IC基础:状态化简与等价状态
图1所示的状态表中,S_0与S_4具有相同的输出,但只有当S_6与S_7等价并且S_2与S_3等价这两个条件同时满足时,S_0与S_4才是等价的。在探讨S_7与S_0的等价关系时,我们会遇到一些问题,S_7与S_0等价要求S_6和S_4等价,S_6和S_4等价要求S_7和S_0、S_2和S_1都等价,而S_2和S_1等价又要求S_6和S_4等价,我们会发现其中存在许多循环等价,即A能证明B,B能证明A,这并不能判断A、B是否为真。以上内容来源于《Verilog HDL高级数字设计》原创 2023-07-05 11:41:43 · 1646 阅读 · 3 评论 -
数字IC基础:各个IC设计流程的EDA工具
他们都有各自独立的设计流程与相应的工具,也都提供了独立的ASIC设计完整解决方案。近几年,我国EDA行业进入迅速增长的关键阶段,以华大九天、概论电子、芯愿景、国微集团等为代表的国产EDA厂商,在国内EDA市场也具有了一定的影响力。例如,Synopsys的静态时序分析工具Primetime、晶体管级电路模拟仿真软件HSPICE、逻辑综合工具Design Compiler、Cadence的全定制芯片流程软件包ICFB,以及Siemens EDA的DRC&LVS工具Calibre。原创 2023-07-02 15:10:02 · 1057 阅读 · 3 评论