静态时序分析基础
文章平均质量分 91
静态时序分析基础
日晨难再
一个略带强迫症的研究牲,目前某著名福建三本硕士在读,数字集成电路设计方向,会不定期发布文章(摸鱼),感谢大家的支持
展开
-
静态时序分析:典型与非典型时序路径的约束详解(一)
时序路径是静态时序分析中的一个重要概念,了解时序路径能帮助设计者更好地编写SDC脚本,本文旨在详细介绍时序路径相关内容。 首先给出时序路径的定义:时序路径是由时序弧构成的数据路径,静态时序分析会分别对每条有约束的时序路径进行时序检查(例如建立时间检查、保持时间检查、移除时间检查、恢复时间检查等)。 时序路径可以是典型的,也可以是非典型的;时序路径可以是有约束的,也可以是未约束的。原创 2024-03-07 19:26:01 · 1843 阅读 · 11 评论 -
静态时序分析:常用的SDC约束命令
Tcl(Tool Command Language)是一种用于编写脚本的编程语言,广泛用于电子设计自动化(EDA)工具中,如Cadence的Virtuoso、Synopsys的Design Compiler等。在EDA工具中,SDC(Synopsys Design Constraints)是一种用于定义电子设计约束的文件格式,它用于确保电子设计在时序、时钟分频、时序杂散等方面满足规定的要求。下面分类别给出一些常用的SDC约束命令。原创 2023-11-03 13:35:46 · 433 阅读 · 13 评论 -
静态时序分析:传播延迟与转换时间
在数字集成电路中,一个门的传播延迟(Propagation Time)定义为从输入的转变发生到输出转变发生的时间,所以需要定义输入和输出发生转变的时间点,单元库的开头会给出相关阈值的定义。原创 2024-01-27 17:47:44 · 891 阅读 · 18 评论 -
静态时序分析:时序弧以及其时序敏感(单调性)
在静态时序分析中,不管是组合逻辑单元(如与门、或门、与非门等)还是时序逻辑(D触发器等)在时序建模时都拥有多条时序弧(Timing Arc)。时序弧是用来描述信号(翻转)传播路径一种抽象。举例来说,对于组合逻辑单元,每个输入引脚(Pin)到输出引脚都有相应的时序弧;对于时序逻辑单元,有从时钟引脚到输出引脚的时序弧,也有从时钟引脚到数据引脚的建立、保持时间约束时序弧。每个时序弧都有时序敏感(Timing Sense),它描述了信号(翻转)在沿着时序弧传播过程中的翻转特性,即对应不同的输入翻转,输出是如何翻转的原创 2024-02-01 14:43:58 · 1200 阅读 · 10 评论 -
静态时序分析:静态时序分析的原理及其两种模式PBA、GBA
静态时序分析有两种模式:PBA(Path Based Analysis)和GBA(Graph Based Analysis),PBA是基于路径的分析模式而GBA则是基于图的分析模式。在Design Compiler中,时序分析是使用GBA模式;而在PrimeTime中,既可以使用默认的GBA模式也可以使用PBA模式进行时序分析。下面将详细讨论这两种模式的区别与联系。原创 2024-02-08 18:13:26 · 1381 阅读 · 13 评论 -
静态时序分析:工艺库的特征化条件和工作条件
一个工艺库(technology library) 会指定该库的特征化条件(characterization condition)和工作条件(operating condition)。一般在工艺库的开头会看见以下信息。原创 2024-02-09 23:37:18 · 875 阅读 · 16 评论 -
静态时序分析:保持时间分析
在静态时序分析中,保持时间检查约束了触发器时钟引脚(时钟路径)和输入数据引脚(数据路径)之间的时序关系,以满足触发器的保持时间要求。简单来说就是,保持时间要求数据在时钟的有效沿到达之后依然稳定一段时间,这是为了数据被有效(锁存)捕获。原创 2024-02-21 20:40:38 · 748 阅读 · 5 评论 -
静态时序分析:建立时间分析
在静态时序分析中,建立时间检查约束了触发器时钟引脚(时钟路径)和输入数据引脚(数据路径)之间的时序关系,以满足触发器的建立时间要求。简单来说就是,建立时间要求数据在时钟的有效沿到达之前提前到达且稳定一段时间,这是为了数据被有效(锁存)捕获。原创 2024-02-11 21:56:09 · 1607 阅读 · 19 评论