输出端口约束
文章平均质量分 96
输出端口约束
日晨难再
杂学旁收
展开
-
静态时序分析:SDC约束命令set_output_delay详解
静态时序分析本章将讨论使用set_output_delay命令对输出端口(或时序路径终点引脚)的约束。首先需要说明的是,在进行静态时序分析时,任何一条时序路径都需要有约束,约束指的是时序路径的起点(发射触发器)和终点(捕获触发器)都有时钟信号的控制(对于典型时序路径而言)。但是对于起点是输入端口(或时序路径起点引脚)、终点是输出端口(或时序路径终点引脚)的时序路径而言,没有显然的发射触发器、捕获触发器,因此需要使用set_output_delay命令进行约束。原创 2024-03-12 15:45:23 · 2343 阅读 · 15 评论 -
静态时序分析:SDC约束命令set_load详解
set_load命令用于指定端口(port)或线网(net)的负载电容,该指令的BNF范式(有关BNF范式,可以参考以往文章)为:原创 2024-02-25 16:11:34 · 2502 阅读 · 18 评论