赛灵思中文版技术文档
芯语芯愿
这个作者很懒,什么都没留下…
展开
-
Vitis 统一软件平台文档:嵌入式软件开发 (UG1400)
本文档旨在描述 Vitis™ 统一软件平台,此平台系用于为赛灵思嵌入式处理器开发嵌入式软件应用的集成设计环境 (IDE)。本 Vitis 统一软件平台文档旨在描述嵌入式软件开发,中文版共583页,分七大部分29章加附录,现已问世,欢迎前往围观:Vitis 统一软件平台文档:嵌入式软件开发...原创 2022-03-19 17:50:23 · 735 阅读 · 0 评论 -
Vitis 统一软件平台文档:应用加速开发 (UG1393)
为了实现基于 FPGA 的加速,Vitis™ 开发环境支持您使用 OpenCL™ API 构建软件应用,以在赛灵思 Alveo™ 卡等加速器卡上运行硬件。本 Vitis 统一软件平台文档旨在描述应用加速开发,中文版共565页,分十大部分54章,现已问世,欢迎前往围观:Vitis统一软件平台文档:应用加速开发...原创 2022-03-19 17:48:41 · 568 阅读 · 1 评论 -
Vitis 高层次综合用户指南 (UG1399)
本文档旨在描述如何使用 Vitis™ 高层次综合 (HLS) 工具。中文版供566页,分六大部分30章加附录,现已问世,欢迎前往围观:Vitis 高层次综合用户指南https://docs.xilinx.com/r/zh-CN/ug1399-vitis-hls...原创 2022-03-19 17:46:54 · 982 阅读 · 0 评论 -
赛灵思 Xilinx UG949 - UltraFast 设计方法指南(适用于赛灵思 FPGA 和 SoC)(中文版) (v2021.2)
文件类型: 方法指南本文档旨在描述推荐的设计方法,帮助用户在 Vivado® Design Suite 中有效利用赛灵思 FPGA 器件资源,并加速完成设计实现和时序收敛。提供推荐方法背后的原理,以支持用户制定出明智的设计决策。PDF 链接:https://china.xilinx.com/content/dam/xilinx/support/documentation/sw_manuals/xilinx2021_2/c_ug949-vivado-design-methodology.pdfht翻译 2021-12-18 14:40:31 · 402 阅读 · 0 评论 -
赛灵思 Xilinx UG1387 - Versal ACAP 硬件、IP 和平台开发方法指南(中文版) (v2021.2)
文件类型: 方法指南本文档旨在描述推荐的设计方法,帮助用户在设计输入期间有效利用赛灵思 Versal™ ACAP 资源。PDF 链接:https://china.xilinx.com/content/dam/xilinx/support/documentation/sw_manuals/xilinx2021_2/c_ug1387-acap-hardware-ip-platform-dev-methodology.pdfhttps://china.xilinx.com/content/dam/xi翻译 2021-12-18 14:38:17 · 287 阅读 · 0 评论 -
赛灵思 Xilinx UG1388 - Versal ACAP 系统集成和确认方法指南(中文版) (v2021.2)
文件类型: 方法指南本文档旨在描述推荐的设计方法,帮助用户以赛灵思 Versal™ ACAP 为目标,满足设计收敛期间的性能目标。PDF 链接:https://china.xilinx.com/content/dam/xilinx/support/documentation/sw_manuals/xilinx2021_2/c_ug1388-acap-system-integration-validation-methodology.pdfhttps://china.xilinx.com/cont翻译 2021-12-18 14:36:22 · 201 阅读 · 0 评论 -
赛灵思Xilinx UG1273 - Versal ACAP 设计指南(中文版) (v2021.2)
文件类型: 方法指南本文档旨在提供 Versal™ ACAP 硬件功能以及创建或移植设计时的块级注意事项的概述,并提供有关设计创建、仿真与调试的方法建议以及有关设计流程、启动和配置的建议。PDF 链接在此:https://china.xilinx.com/content/dam/xilinx/support/documentation/sw_manuals/xilinx2021_2/c_ug1273-versal-acap-design.pdfhttps://china.xilinx.com/con翻译 2021-12-18 14:01:12 · 450 阅读 · 0 评论 -
赛灵思Xilinx UG1283 - Bootgen 用户指南 (中文版) (v2021.2)
文档类型:用户指南本 Bootgen 用户指南描述了如何为 Zynq®-7000 SoC、7 系列 FPGA 和 Versal™ ACAP 器件生成启动镜像。PDF 链接在此:https://china.xilinx.com/content/dam/xilinx/support/documentation/sw_manuals/xilinx2021_2/c_ug1283-bootgen-user-guide.pdfhttps://china.xilinx.com/content/dam/xilinx翻译 2021-12-18 13:58:53 · 474 阅读 · 0 评论 -
赛灵思 Xilinx UG1504 - Versal ACAP 系统和解决方案规划方法指南(中文版) (v2021.2)
文件类型: 方法指南描述基于目标应用制定赛灵思 Versal™ ACAP 系统规划的设计方法论建议。PDF 链接在此:https://china.xilinx.com/content/dam/xilinx/support/documentation/sw_manuals/xilinx2021_2/c_ug1504-acap-system-solution-planning-methodology.pdfhttps://china.xilinx.com/content/dam/xilinx/suppo翻译 2021-12-18 13:46:20 · 156 阅读 · 0 评论 -
赛灵思 Xilinx UG1506 - Versal ACAP 开发板系统设计方法指南(中文版) (v2021.2)
文件类型: 方法指南本文档旨在描述推荐的设计方法,帮助用户以赛灵思 Versal™ ACAP 为目标,采用正确方式设计开发板系统。PDF 链接在此:https://china.xilinx.com/content/dam/xilinx/support/documentation/sw_manuals/xilinx2021_2/c_ug1506-acap-board-system-design-methodology.pdfhttps://china.xilinx.com/content/dam/xi翻译 2021-12-18 13:44:18 · 319 阅读 · 0 评论 -
赛灵思 Xilinx UG973 - Vivado Design Suite 用户指南:版本说明、安装和许可(中文版) (v2021.2)
文件类型: 版本说明提供新版本的 Vivado® Design Suite 概述,包括有关新增功能和功能变更信息、软件安装需求以及许可信息。其中还提供了已知问题列表,并包含指向可提供最新信息的答复记录的链接。PDF 链接在此:https://china.xilinx.com/content/dam/xilinx/support/documentation/sw_manuals/xilinx2021_2/c_ug973-vivado-release-notes-install-license.pd翻译 2021-12-18 13:42:08 · 655 阅读 · 0 评论 -
赛灵思Xilinx UG1556 - 电源设计管理器用户指南(中文版) (v2020.2)
文件类型: 用户指南电源设计管理器 (PDM) 是支持对赛灵思器件和开发板进行功耗估算的全新平台。PDF链接在此:https://china.xilinx.com/content/dam/xilinx/support/documentation/sw_manuals/xilinx2020_2/c_ug1556-power-design-manager.pdf...翻译 2021-12-18 10:45:29 · 325 阅读 · 0 评论 -
赛灵思Xilinx UG1292 - UltraFast 设计方法时序收敛快捷参考指南(中文版) (v2021.2)
本方法指南以便于使用的格式提供 UltraFast™ 设计方法论时序收敛关键步骤,以供打印和离线使用。这些步骤旨在帮助您实现更快的时序收敛,并从赛灵思器件及工具中获得最大价值。翻译 2021-12-18 10:34:24 · 221 阅读 · 0 评论 -
赛灵思 Xilinx Versal 自适应计算加速平台嵌入式设计教程
嵌入式设计教程 教程 描述 Versal 自适应计算加速平台 (UG1305) 本教程旨在提供有关将赛灵思 Vivado® Design Suite 流程应用于 Versal™ VMK180/VCK190 评估板的指示信息。 © 2019-2020 年赛灵思公司版权所有目录嵌入式设计教程按设计进程浏览内容入门指南硬件要求安装要求Vitis 集成设计环境和 Vivado Design SuitePetaLinux 工具要求解压 P...翻译 2021-07-17 23:04:23 · 1737 阅读 · 0 评论 -
赛灵思中文版技术文档资源汇总(持续更新)
本篇文章为赛灵思简体中文文档资源汇总帖,包含了版本说明、用户指南、产品指南、设计方法指南、数据手册、白皮书、应用指南和其他共八个板块,这八个板块是原Xilinx现AMD技术支持团队为方便中文用户的使用,对原版资源的进行的中文翻译,希望能对大家有所帮助。......原创 2021-07-16 13:25:56 · 4274 阅读 · 0 评论 -
赛灵思 Xilinx UG902 - Vivado Design Suite 用户指南:高层次综合(中文版) (v2019.2)
文件类型: 用户指南 (User Guides)有关使用 Vivado® 高层次综合 (HLS) 的详细信息以及相关概念的概述。Vivado HLS 可将 C、C++ 或 SystemC 语言设计规格转换为寄存器传输级 (RTL) 代码以供 Vivado 工具进行综合和实现。包含 HLS 编码样式和命令参考。下载链接:https://china.xilinx.com/support/documentation/sw_manuals/xilinx2020_1/c_ug902-vivado-high翻译 2021-07-04 10:48:04 · 1110 阅读 · 0 评论 -
赛灵思 Xilinx UG906 - Vivado Design Suite 用户指南:设计分析与收敛技巧 (中文版) (v2019.2)
文件类型: 用户指南 (User Guides)详细介绍 Vivado® 工具的功能特色,包括 FPGA 设计的逻辑和时序分析以及工具生成的报告和消息。探讨达成时序收敛的方法,包括审查时钟树和时序约束、设计布局规划以及实现运行时间与设计结果的平衡。下载链接:https://china.xilinx.com/support/documentation/sw_manuals/xilinx2020_1/c_ug906-vivado-design-analysis.pdf...翻译 2021-07-04 10:46:02 · 970 阅读 · 1 评论 -
赛灵思 Xilinx UG1370 - Alveo U50 数据中心加速器卡安装指南 (中文版) (v1.5)
文件类型: User Guides描述赛灵思 U50 Alveo™ 数据中心加速器卡的解包、安装和启动。https://china.xilinx.com/support/documentation/boards_and_kits/accelerator-cards/1_5/c_ug1370-u50-installation.pdf翻译 2021-07-04 10:14:39 · 776 阅读 · 0 评论 -
赛灵思 Xilinx UG1301 - Alveo 数据中心加速器卡入门指南 (中文版) (v1.4)
文件类型: 用户指南 (User Guides)介绍赛灵思 Alveo™ 数据中心加速器卡的解包、安装和启动。下载链接:https://china.xilinx.com/support/documentation/boards_and_kits/accelerator-cards/1_4/c_ug1301-getting-started-guide-alveo-accelerator-cards.pdf...翻译 2021-07-04 10:11:54 · 467 阅读 · 0 评论 -
赛灵思Xilinx UG571 - UltraScale 架构 SelectIO 资源用户指南(中文版) (v1.12)
描述 UltraScale™ 和 UltraScale+™ 器件中可用的 SelectIO™ 资源。下载链接:https://china.xilinx.com/support/documentation/user_guides/c_ug571-ultrascale-selectio.pdf翻译 2021-07-03 18:49:10 · 1386 阅读 · 0 评论 -
赛灵思 Xilinx UG896 - Vivado Design Suite 用户指南:采用 IP 进行设计 (中文版) (v2020.1)
文件类型: User Guides描述如何使用 Vivado® 工具将来自赛灵思 IP 目录的即插即用 IP 模块(包括自定义封装的 IP)添加到您的设计中,并描述如何在设计中使用 IP、创建所需输出文件、管理和升级 IP 以及利用 IP 对设计进行仿真。下载链接:https://china.xilinx.com/support/documentation/sw_manuals/xilinx2020_1/c_ug896-vivado-ip.pdf...翻译 2021-07-03 11:17:48 · 519 阅读 · 0 评论 -
赛灵思 Xilinx UG1391 - Vitis HLS 移植指南 (中文版) (v2020.1)
本文档旨在描述如何从 Vivado® 高层次综合移植到 Vitis™ 高层次综合。下载链接:https://china.xilinx.com/support/documentation/sw_manuals/xilinx2020_1/c_ug1391-vitis-hls-migration-guide.pdf翻译 2021-06-29 21:23:00 · 469 阅读 · 0 评论 -
赛灵思 Xilinx PG203 - UltraScale+ Integrated 100G Ethernet Subsystem v3.1: 产品指南 (v3.1)
文件类型: 产品指南 (Product Guides)本文档旨在提供高性能、低时延的 100 Gb/s 以太网端口,此端口支持广泛的用户自定义和统计数据收集。此专用块可为 100G MAC 和 PCS 逻辑提供针对 IEEE 1588-2008 双步硬件时间戳的支持。下载链接:https://china.xilinx.com/support/documentation/ip_documentation/cmac_usplus/v3_1/c_pg203-cmac-usplus.pdf...翻译 2021-06-21 17:27:13 · 1674 阅读 · 1 评论 -
赛灵思 Xilinx UG1352 - Alveo 加速卡开发白皮书 (中文版) (v1.1)
有关如何利用赛灵思 Alveo 卡实现应用加速的简介,包括阐述基本架构方法、识别适用于加速的代码以及利用软件 API 以最有效的方式来管理存储器并充分发挥 Alveo 卡的强大作用。下载链接:https://china.xilinx.com/support/documentation/sw_manuals/c_ug1352-get-moving-with-alveo.pdf...翻译 2021-06-21 17:24:17 · 384 阅读 · 0 评论 -
赛灵思 Xilinx UG1197 - UltraFast Vivado HLS 方法指南 (中文版) (v2020.1)
文件类型: 方法指南 (Methodology Guides)本文档旨在为高效设计与验证提供一种全新方法,其中包含有关基于高层次综合及 IP integrator 的设计、并行开发流程、侧重于 IP 的设计的信息,以及设计复用和设计流程自动化脚本等的相关信息。下载链接:https://china.xilinx.com/support/documentation/sw_manuals/c_ug1197-vivado-high-level-productivity.pdf...翻译 2021-06-21 17:19:42 · 247 阅读 · 0 评论 -
赛灵思 Xilinx PG213 - UltraScale+ 器件 Integrated Block for PCI Express v1.3 产品指南(中文版) (v1.3)
文件类型: 产品指南 (Product Guides)该核属于高带宽、高可扩展性且高可靠性的串行互连构建块解决方案,适用于基于 UltraScale+™ 架构的器件。下载链接:https://china.xilinx.com/support/documentation/ip_documentation/pcie4_uscale_plus/v1_3/c_pg213-pcie4-ultrascale-plus.pdf...翻译 2021-06-21 17:16:00 · 1066 阅读 · 0 评论 -
赛灵思 Xilinx UG583 - UltraScale 架构 PCB 设计: 用户指南 (v1.19)
文件类型: 用户指南 (User Guides)本文档旨在描述使用 UltraScale™ 和 UltraScale+™ 器件进行 PCB 层面的设计和接口层面的设计的策略。下载链接:https://china.xilinx.com/support/documentation/user_guides/c_ug583-ultrascale-pcb-design.pdf...翻译 2021-06-21 17:12:47 · 1091 阅读 · 0 评论 -
赛灵思 Xilinx UG1283 - Bootgen 用户指南 (中文版) (v2020.2)
文件类型: 用户指南 (User Guides)本 Bootgen 用户指南描述了如何为 Zynq®-7000 SoC、7 系列 FPGA 和 Versal™ ACAP 器件生成启动镜像。下载链接:https://china.xilinx.com/support/documentation/sw_manuals/xilinx2020_2/c_ug1283-bootgen-user-guide.pdf...翻译 2021-06-21 17:09:26 · 1124 阅读 · 0 评论 -
赛灵思 Xilinx UG1275 - 适用于 Versal ACAP 的 Xilinx Power Estimator 用户指南(中文版) (v2020.2)
文件类型: 用户指南 (User Guides)本文档旨在介绍如何根据 Preliminary 级 Versal™ ACAP 架构描述来使用 Xilinx® Power Estimator (XPE)。下载链接:https://china.xilinx.com/support/documentation/sw_manuals/xilinx2020_2/c_ug1275-xilinx-power-estimator-versal.pdf...翻译 2021-06-21 17:06:50 · 359 阅读 · 0 评论 -
赛灵思 Xilinx UG908 - Vivado Design Suite 用户指南:编程和调试(中文版) (v2020.2)
文件类型: 用户指南 (User Guides)本文档旨在记述用于对赛灵思 FPGA 设计进行编程和调试的 Vivado® 工具。FPGA 编程包括从已实现的设计生成比特流文件和将此文件下载至目标器件。本文档还描述了如何进行设计调试,包括 RTL 仿真和系统内调试。下载指南:https://china.xilinx.com/support/documentation/sw_manuals/xilinx2020_2/c_ug908-vivado-programming-debugging.pdf翻译 2021-06-21 17:03:56 · 3636 阅读 · 1 评论 -
赛灵思 Xilinx UG973 - Vivado Design Suite 用户指南:版本说明、安装和许可 (UG973)(中文版) (v2020.2)
文件类型: 方法指南 (Methodology Guides)文件类型: 方法指南 (Methodology Guides)本文档所推荐的设计方法论着眼于帮助以赛灵思 Versal™ ACAP 为目标的用户采用正确方式设计开发板系统。下载链接:https://china.xilinx.com/support/documentation/sw_manuals/xilinx2020_2/c_ug1506-acap-board-system-design-methodology.pdf.翻译 2021-06-21 17:00:09 · 1337 阅读 · 0 评论 -
赛灵思 Xilinx UG1506 - Versal ACAP 开发板系统设计方法指南(中文版) (v2020.2)
文件类型: 方法指南 (Methodology Guides)本文档旨在描述推荐的设计方法,帮助用户以赛灵思 Versal™ ACAP 为目标,满足设计收敛期间的性能目标。下载链接:翻译 2021-06-21 16:58:12 · 266 阅读 · 0 评论 -
赛灵思 Xilinx UG1388 - Versal ACAP 系统集成和验证方法指南(中文版) (v2020.2)
文件类型: 方法指南 (Methodology Guides)本文档旨在描述推荐的设计方法,帮助用户以赛灵思 Versal™ ACAP 为目标,满足设计收敛期间的性能目标。下载链接:翻译 2021-06-20 08:51:22 · 237 阅读 · 0 评论 -
赛灵思 Xilinx UG949 - UltraFast 设计方法指南(适用于赛灵思 FPGA 和 SoC)(中文版) (v2020.2)
文件类型: 方法指南 (Methodology Guides)本文档旨在描述推荐的设计方法,帮助用户在 Vivado® Design Suite 中有效利用赛灵思 FPGA 器件资源,并加速完成设计实现和时序收敛。提供推荐方法背后的原理,以支持用户制定出明智的设计决策。下载链接:...翻译 2021-06-20 08:48:52 · 611 阅读 · 0 评论 -
赛灵思 Xilinx UG1231 - UltraFast 设计方法快捷参考指南(中文版) (v2020.2)
文件类型: 方法指南 (Methodology Guides)以三折页方式提供关键 UltraFast™ 设计方法步骤与相关辅助材料提示,便于印刷和离线使用。这些步骤目的在于助您实现更快的系统集成与设计实现,并从赛灵思器件与工具中获取最大的价值。下载链接:...翻译 2021-06-20 08:45:35 · 228 阅读 · 0 评论 -
赛灵思 Xilinx UG1292 - UltraFast 设计方法时序收敛快捷参考指南 (中文版) (v2020.2)
文件类型: 方法指南 (Methodology Guides)UltraFast™ 设计方法相关时序收敛步骤将以文本形式提供,便于打印及离线使用。这些步骤旨在帮助您实现更快的时序收敛,并从赛灵思器件及工具中获得最大价值。下载链接:...翻译 2021-06-20 08:42:22 · 357 阅读 · 0 评论 -
赛灵思 Xilinx UG1273 - Versal ACAP 设计指南(中文版) (v2020.2)
文件类型: 方法指南 (Methodology Guides)本文档旨在提供 Versal™ ACAP 硬件功能以及创建或移植设计时的块级注意事项的概述,并提供有关设计创建、仿真与调试的方法建议以及有关设计流程、启动和配置的建议。下载链接:...翻译 2021-06-20 08:38:54 · 293 阅读 · 0 评论 -
赛灵思 Xilinx UG1387 - Versal ACAP 硬件、IP 和平台开发方法指南(中文版) (v2020.2)
文件类型: 方法指南 (Methodology Guides)本文档旨在描述推荐的设计方法,帮助用户在设计输入期间有效利用赛灵思 Versal™ ACAP 资源。下载链接:翻译 2021-06-20 08:36:38 · 338 阅读 · 0 评论 -
赛灵思 Xilinx UG1504 - Versal ACAP 系统和解决方案规划方法指南(中文版) (v2020.2)
文件类型: 方法指南 (Methodology Guides)描述基于目标应用制定赛灵思 Versal™ ACAP 系统规划的设计方法论建议。下载链接:翻译 2021-06-20 08:31:54 · 187 阅读 · 0 评论 -
赛灵思 Xilinx UG1414 - Vitis AI 用户指南(中文版) (v1.3)
文件类型: 用户指南 (User Guides)本指南旨在描述 Vitis™ AI 开发套件,它属于全栈深度学习 SDK,适用于深度学习处理器。下载链接:翻译 2021-06-20 08:00:35 · 1194 阅读 · 0 评论