![](https://img-blog.csdnimg.cn/20201014180756928.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
方法论报告
文章平均质量分 90
芯语芯愿
这个作者很懒,什么都没留下…
展开
-
使用方法论报告第 6 部分:设计无法连贯布线
本篇博文主要讲解欠约束的设计的调试方式,此类设计会间接影响设计的可布线性。翻译 2021-12-13 20:40:50 · 679 阅读 · 0 评论 -
使用方法论报告第 5 部分:DDR4 IP 校准后硬件故障,指示存在时序问题,但时序报告中无任何违例
本篇博文中的分析是根据真实客户问题撰写的,该客户发现硬件中存在 DDR4 校准后数据错误。此问题显示为与时序有关,但时序报告中并未显示任何违例。最初并未使用方法论报告(Methodology report) 来确定问题根源,本篇博客将为您演示如何使用此报告来帮助加速调试,甚至完全避免硬件故障。最后确定此问题根本原因是校准完成时出现争用状况。出现争用状况的原因是由于某个多周期约束所覆盖的时序例外。由此导致在时序分析报告中并未标记此问题。这是使用方法论报告系列博文的第 5 部分。如需阅读整个系列中的所.翻译 2021-12-13 20:39:21 · 884 阅读 · 0 评论 -
使用方法论报告第 4 部分:罕见的比特翻转
本篇博文中的分析是根据真实客户问题撰写的,该客户发现在现场出现罕见的比特翻转。本篇博文旨在演示用于缩小根本原因范围以及修复此问题的部分调试技巧。翻译 2021-12-13 20:37:54 · 605 阅读 · 1 评论 -
使用方法论报告第 3 部分:时序已满足,但硬件中存在 DDR4 校准失败
注:本文转自赛灵思中文社区论坛,源文链接在此。本文原作者为XILINX工程师。本篇博文中的分析是根据真实客户问题撰写的,该客户发现硬件中存在 DDR4 校准错误。不同板以及不同构建之间出现的故障并不一致。本篇博文旨在演示用于缩小根本原因范围以及修复此问题的部分调试技巧。这是使用方法论报告系列博文的第 3 部分。如需阅读整个系列中的所有博文,请参阅此处。使用方法论报告第 3 部分:时序已满足,但硬件中存在 DDR4 校准失败10-21-202012:11 AM本篇博文中的分析是根据真..翻译 2021-10-15 08:32:28 · 600 阅读 · 0 评论 -
使用方法论报告第 2 部分:方法违例对于 QoR 的影响
注:本文转自赛灵思中文社区论坛,源文链接在此。本文原作者为XILINX工程师。本篇博文中的分析是根据真实客户问题撰写的,该客户发现不同操作系统间 QoR 性能存在差异。虽然可以理解赛灵思无法保证不同操作系统间的可重复性,正如(赛灵思答复记录 61599)中所述,但此处案例中出现的差异量级值得进一步深入调查。最初在 Windows 上的结果更好,但后续在 Linux 上结果更好。最后发现,此问题与设计中存在的某些超严重方法违例有关。本篇博文中的分析是根据真实客户问题撰写的,该客户发现不同操作系统间翻译 2021-10-15 08:27:15 · 348 阅读 · 0 评论 -
使用方法论报告第 1 部分:时序已满足,但硬件功能出现错误
注:本文转自赛灵思中文社区论坛,源文链接在此。本文原作者为XILINX工程师。本篇博文涵盖了如何调试设计中的时钟域交汇问题。本篇博文中的分析是根据真实客户设计中遇到的问题撰写的,该客户发现即使时序已得到满足的情况下,硬件功能仍出现错误。本篇博文中的分析是根据真实客户设计中遇到的问题撰写的,该客户发现即使时序已得到满足的情况下,硬件功能仍出现错误。最后发现,问题与时钟域交汇 (Clock Domain Crossing) 有关,因此,本篇博文涵盖了调试此类问题的步骤。问题说明:在此设.翻译 2021-10-15 08:24:09 · 295 阅读 · 0 评论