赛灵思中文版技术文档资源汇总（持续更新）

2022年8月21日更新：

AI 引擎内核编码 最佳实践指南 (UG1079) v2022.1

Versal ACAP AI 引擎编程环境 用户指南 (UG1076) v2022.1

Vitis AI 优化器用户指南 (UG1333) v2.5

Vitis AI Library 用户指南 (UG1354) v2.5

2022年7月17日更新：

Vitis AI 用户指南 (UG1414) v2.5

2022年6月25日更新：2022.1版本文档最新更新：

UltraFast 设计方法指南（适用于赛灵思 FPGA 和 SoC）(UG949)

UltraFast 设计方法快捷参考指南 (UG1231)

UltraFast 设计方法时序收敛快捷参考指南 (UG1292)

Versal ACAP 设计指南 (UG1273)

适用于 Versal ACAP 的 Xilinx Power Estimator 用户指南 (UG1275)

Versal ACAP 硬件、IP 和平台开发方法指南 (UG1387)

Versal ACAP 系统集成和确认方法指南 (UG1388)

Versal ACAP 系统和解决方案规划方法指南 (UG1504)

Versal ACAP 开发板系统设计方法指南 (UG1506)

Versal ACAP PCB 设计 用户指南 (UG863) v1.4

Vivado Design Suite 用户指南: 版本说明、安装和许可 (UG973)

Vitis 统一软件平台文档 (UG1416)

Vitis 统一软件平台文档 应用加速开发 (UG1393)

Vitis 高层次综合用户指南 (UG1399)

Vitis 统一软件平台文档 嵌入式软件开发 (UG1400)

Vitis™ AI 文档 (UG1431)

其他：

VCK5000 数据中心加速开发套件硬件 安装指南 (UG1531)

电源设计管理器 用户指南 (UG1556)

2022年4月10日更新：由于原赛灵思Xilinx（现AMD）文档门户网站迁移，全部文档链接已更改，特此更新本文全部链接。

本篇文章为赛灵思中文论坛资源汇总帖，包含了用户指南（中文版）、产品指南（中文版）和数据手册（中文版）三个板块，这三个板块是Xilinx技术支持团队为方便中文用户的使用，对原版资源的进行的中文翻译，希望能对大家有所帮助。

版本说明

Vivado Design Suite 用户指南: 版本说明、安装和许可 (UG973) - v2021.2

本文档旨在提供新版本的 Vivado® Design Suite 概述，包括有关新增功能和功能变更信息、软件安装需求以及许可信息。其中还提供了已知问题列表，并包含指向可提供最新信息的答复记录的链接。

产品指南（中文版）

10G/25G High Speed Ethernet 子系统 v4.0 产品指南 (PG210)

该子系统可按 25G 以太网联盟指定的方式实现含物理编码子层 (PCS) 的 25G 以太网媒体访问控制器 (MAC)。支持 MAC 和 PCS/PMA 或者独立 PCS/PMA 以供使用。

DMA/Bridge Subsystem for PCI Express v4.1 产品指南（PG195）

本文档旨在提供高性能、低时延的 100 Gb/s 以太网端口，此端口支持广泛的用户自定义和统计数据收集。此专用块可为 100G MAC 和 PCS 逻辑提供针对 IEEE 1588-2008 双步硬件时间戳的支持。

40G/50G High Speed Ethernet 子系统 v3.2 产品指南 (PG211)

使用物理编码子层 (PCS) 或独立 PCS 实现 40G 或 50G 以太网媒体访问控制器 (MAC)。

UltraScale+ 器件 Integrated Block for PCI Express v1.3 产品指南 (PG213)

该核属于高带宽、高可扩展性且高可靠性的串行互连构建块解决方案，适用于基于 UltraScale+™ 架构的器件。

H.264/H.265 Video Codec Unit v1.2 LogiCORE IP 产品指南 (PG252)

Soft-Decision FEC Integrated Block v1.1 LogiCORE IP 产品指南 (PG256)

其他