![](https://img-blog.csdnimg.cn/20201014180756928.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA学习
文章平均质量分 96
奕天者
人生而有涯,而知也无涯。
展开
-
[Vivado] IP核学习之Distributed Memory Generator
[Vivado] IP核学习之Distriubted Memory Generator原创 2023-11-20 10:56:02 · 1638 阅读 · 0 评论 -
[Vivado] IP核学习之Binary Counter
具体参考Xilinx文档,pg121-c-counter-binary Version12.0。原创 2023-11-13 11:31:03 · 856 阅读 · 0 评论 -
数字锁相环的原理与FPGA实现
数字锁相环是锁相环电路的全数字实现。锁相环电路能够实现对输入信号的相位进行跟踪,进而在噪声中提取纯净的有用信号。以上就是今天要讲的内容,本文简单地介绍了锁相环的原理,然后,在Vivado仿真平台上,通过verilog做仿真验证。最终仿真结果能够实现锁定,但锁定时间较长,表明参数仍可做调整。原创 2023-11-05 21:59:51 · 3400 阅读 · 1 评论