IC 中的常用术语

一、职位术语

CAD Computer-Aided Design 计算机辅助设计(脚本开发工程师),专门帮助提供软件自动化

DE Design Engineer 前端工程师,IC设计中的前端设计流程
DV Design Verification Engineer 验证工程师,负责IC设计中的验证流程

DFT Design for Test,为了增强芯片可测性而采用的一种设计方法,是数字IC流程中的重要步骤

ME Middle Engineer 中端工程师,负责IC设计前端和后端的中间辅助设计流程
BE Back Engineer 后端工程师, 负责IC设计中的后端设计流程

PD Physical design 物理设计,一般指数字后端的版图设计
PV Physical verification 物理验证,数字版图实现后需要做的验证

CV Chip Verification,全芯片验证

二、测试术语

CDC clock domain crossing 异步时钟时序检查,是数字设计中的重要步骤

CTS Clock tree synthesis 时钟树综合,是数字后端实现中的重要流程

BIST Build in System Test 内建测试系统,DFT中的常见流程
ATPG Auto Test Pattern Generator 测试向量自动生成工具, DFT中的常见流程
ATPG Auto Test Pattern Generator 测试向量自动生成工具, DFT中的常见流程

FULLCHIP fullchip level 常用于数字前端设计和验证,指系统级和芯片级

Pre-Silicon验证: 流片前验证,指基于各种仿真平台 (FPGA,PXP,HAPS,ZeBU 等)和 Bit File 验证芯片的功能、性能、功耗是否满足设计目标,为流片做准备。
Post-Silicon验证:流片后验证,指 Foundry 已经完成工程样片的制作,工程团队拿到了工程样片,并对工程样片进行验证,以确定样片是否符合设计目标,为芯片量产做准备。

二、后仿术语

ECO:Engineering Change Order 在项目后期,只能在门级对芯片设计进行修改
signoff验收机制,验收标准,指芯片tapeout前利用工具做的各种检查。只有这些检查通过了,我们的芯片才有可能顺利流片。
https://zhuanlan.zhihu.com/p/467965431
STC:special timing check, 检查后仿过程中的挑出的special path进行时序检查。

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

SD.ZHAI

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值