- 博客(13)
- 资源 (17)
- 收藏
- 关注
RSS订阅原创 Linux自有服务（用户与用户组管理、SSH传输）
文章目录一、运行模式二、用户与用户组管理2.1.管理用户（添加、编辑、设密、切换）2.2.用户组管理（添加、编辑、删除）三、SSH服务3.1.远程终端（多用户操作）3.2.SSH文件传输服务 自有服务，即不需要用户独立安装软件的服务，而是系统安装好就可以使用的服务。以下介绍在CentOS基础上介绍。一、运行模式 在Linux中存在一个进程：init（初始化，initialize），进程ID为1. 查看进程命令（root权限）：# ps -ef | grep init 该进程存在一个对应的配
2020-05-31 20:46:46
545
原创 CDC跨时钟域问题解决办法详解（亚稳态、异步复位同步释放）
文章目录一、什么是亚稳态？二、同步设计三、异步设计3.1.跨时钟域（CDC）3.2.CDC问题——亚稳态3.3.CDC问题——数据收敛一、什么是亚稳态？亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。导致触发器出现亚稳态的根本原因是由于输入信号不满足触发器的建立时间和保持时间的时序要求。所以要避免亚稳态的发生需要避免输入信号的变化发生建立时间和保持时间的窗口之外即可。二、同步...
2020-05-24 23:13:27
2932
原创 Verilog与SystemVerilog——运算操作符
文章目录一、算术操作符（+ - * / % **）二、相等操作符（== ! = === ! == ==？ ！=？）三、逻辑操作符（&& || ！）四、按位操作符（~ & | ^ ^~或 ~^）五、缩减操作符（& ~& | ~| ^ ~^）六、移位操作符（<< >> <<< >>>）七、关系操作符（> < >= <=）八、条件操作符（？：）九、拼接和复制操作符
2020-05-24 21:18:23
43565
2
原创 UVM——基础类结构图（uvm树、常用继承关系结构）
文章目录验证平台的作用就是找出待测设计（ＤＵＴ，Ｄｅｓｉｇｎ Ｕｎｄｅｒ Ｔｅｓｔ）中的ｂｕｇ，通常将ＤＵＴ放到一个验证平台中来实现此过程ｃｏｍｐｏｎｅｎｔ与ｏｂｊｅｃｔ是ＵＶＭ中最基本的两个概念。ｕｖｍ＿ｏｂｊｅｃｔ是ＵＶＭ中最基本的类，几乎全部的类都是由ｕｖｒｎ＿ｏｂｊｅ口类派生出来，其中包含ｕｖｍ_component.ｕｖｍ＿ｃｏｍｐｏｎｅｎｔ有两大特性是ｕｖｍ＿＿ｏｂｊｅ...
2020-05-14 21:04:49
11961
转载 同步复位和异步复位二者各自的优缺点
同步复位：当时钟上升沿检测到复位信号，执行复位操作（有效的时钟沿是前提）。always @ ( posedge clk );优点：a、有利于仿真器的仿真；b、可以使所设计的系统成为 100% 的同步时序电路，有利于时序分析，而且可综合出较高的 Fmax；c、由于只在时钟有效电平到来时才有效，所以可以滤除高于时钟频率的复位毛刺。缺点：a、复位信号的有效时长必须大于时钟周期，才能真正被系统识别并完成复位任务。同时还要考虑诸如 clk skew 、组合逻辑路径延时 、复位延时等因素（所以复位信号有时需
2020-05-14 18:37:39
7333
1
原创 UVM——RAL模型运用之二（前/后门访问、寄存器值跟踪方式）
文章目录一、两种寄存器访问方式1.1.前门访问1.2. 后门访问1.2.1.访问前的地址映射1.2.2.后门访问1.3.前/后门访问的比较二、两种跟踪寄存器值的方法——prediction2.1.自动预测（auto prediction）2.2.显式预测一、两种寄存器访问方式 利用寄存器模型可以更方便的对寄存器进行操作。两种访问寄存器的方式是前门访问（front-door）和后门访问（bac...
2020-05-10 11:45:45
5801
原创 SVA——断言属性之序列（sequence与property的用法）
一、二、代码示例module sequence_demo(); bit rst_n; bit clk; reg a,b,c; event e1;initial begin forever #10 clk = ~clk;endinitial begin rst_n = 1; #5; rst_n = 0; //复位处理 #5; ...
2020-05-06 21:10:12
26695
10
原创 UVM——RAL模型运用之四（使用ralgen生成regmodel方法、部分枚举变量“_e“含义）
文章目录一、生成RAL model命令一、生成RAL model命令 生成RAL model命令： ralgen [options] -t topname -I dir -uvm {filename.ralf}。ralgen是vcs工具的命令，输入对象是*.ralf文件，生成*.sv文件,即RAL mode就是橘红色框图。ralf文件可以通过excel表格生成。-uvm...
2020-05-05 19:51:26
8387
8
原创 UVM——虚序列器与虚序列（virtual sequencer与virtual sequence）
文章目录一、virtual sequence与virtual sequencer二、virtual sequence and sequencer的产生2.1.嵌入序列器2.2.嵌入序列，控制序列2.3.在环境中连接sequencer到virtual sequencer三、实例应用 对于顶层的测试环境，测试序列所要协调的不再只是面向一个sequencer的sequence群，而是要面向多个se...
2020-05-04 22:30:35
9161
4
原创 UVM——RAL模型运用之三（uvm_reg的访问方法介绍）
文章目录一、寄存器的访问方法汇总二、以前门访问方式对方法进行说明2.1. uvm_reg_field的属性成员介绍2.2. configure()配置uvm_reg_field2.3. 方法——reset()/get()/set()/randomize()—操作期望值2.4. 方法——write()—写入DUT2.5. 方法——read()—读出DUT2.6. 方法——update()—写入DUT...
2020-05-04 21:38:08
2606
原创 UVM——工厂（factory）机制和phase机制
文章目录一、factory工厂机制1.1. 登记注册1.2. 实例化对象1.3. 覆盖override1.4. 检查覆盖是否完成—factory.print()二、phase机制2.1. phase机制组成2.2. phase执行顺序一、factory工厂机制 在UVM中使用工厂模式基本上分为三个步骤。 1) Registration——登记； 2) Construction——...
2020-05-03 23:20:04
6144
2
原创 UVM——RAL模型基础之一（相关层次、设计流程）
文章目录一、RAL设计流程二、RAL模型层次相关类三、RAL模型设计实现3.1.利用RAL generator（ralgen）将寄存器描述性文档生成UVM寄存器模型3.1.1.创建寄存器模型类（ralgen自动生成）3.1.2.将寄存器放入register block容器中，并加入到对应的Address Map3.2.创建RAL适配器（adapter）3.3.验证环境中实例化RAL模型并建立连接3...
2020-05-02 21:15:37
12718
7
乐鑫提前批数字IC设计岗(20.06.09).docx
2020-09-25
Switch／Router Architectures：Shared-Bus and Shared-Memory Based Systems 2018.pdf
2020-09-07
Low Power Methodology Manual for Soc Design.pdf
2020-07-10
spi Master core.doc
2020-07-05
a practical guide to adopting the universal verification methodology中文版.pdf
2020-07-02
[chinese]cracking digital vlsi verification inter.pdf
2020-06-28
AMBA ＤＭＡ Controller DMA330_r1p0_trm.pdf
2020-05-14
eetop.cn_基于总线监听的Cache一致性协议分析.pdf
2020-05-05
IC验证工作—资料整理v1.pdf
2020-03-27
01_IEEE_1800-2012_SystemVerilog.pdf
2020-03-11
Verilog的135个经典设计实例 (1).pdf
2020-03-11
SOC设计基础.docx
2020-03-11
学习Linux的一些笔记.docx
2020-03-11
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人