目录
一、最小工作模式下的引脚
1.地址数据复用脚
AD15~AD0:8086的地址/数据分时复用线,双向,三态,在第一个时钟周期(T1)输出存储器或I/O端口的16位地址线A15~A0;其他时间用于传送16位数据D15~D0。
AD7~AD0:8088的地址/数据分时复用线,双向,三态,在第一个时钟周期(T1)输出存储器或I/O端口的8位地址线A7~A0;其他时间用于传送8位数据D7~D0。
A19/S6~A16/S3:地址/状态分时复用线,输出,三态,在访问存储器时第一个时钟周期(T1)输出高4位地址线A19~A16,而在访问I/O端口时第一个时钟周期(T1)全部输出低电平即无效。其他时间(访问存储器或I/O接口)输出状态信号S6~S3。
分时复用的概念:
不同时刻运输地址线或者数据线,其目的是为了减少对外引脚的个数。
2.读写控制脚
ALE:地址锁存允许,输出,三态,高电平有效;在时钟周期(T2)开始前,会把地址线AD7~AD0或AD15~AD0和A19/S6~A16/S3利用ALE引脚锁存起来。
IO/杠M+杠IO/M:8088的IO/杠M输出高电平时,CPU访问的是I/O端口,输出低电平时,访问的是存储器;8086的杠IO/M输出低电平时,CPU访问的是I/O端口,输出高电平时,访问的是存储器。
杠WR:写存储器或I/O端口,输出,三态,低电平有效。
杠RD:读存储器或I/O端口,输出,三态,低电平有效。
Ready:准备信号,输入,高电平有效,Ready=1,CPU直接进入下一步;Ready=0,CPU将插入若干个等待周期(Tw)。
杠DEN:数据允许,输出,三态,低电平有效;有效时表示当前数据总线上正在传送数据。
DT/杠R:数据发送/接收,输出,三态;高电平为发送数据,低电平为接收数据。
3.中断请求和响应引脚
INTR:可屏蔽中断请求,输入,高电平有效,外中断类型,类型号:N(由外设决定),响应条件需要等到指令周期结束;IF=1时请求设备可以向CPU申请可屏蔽中断,IF=0时将会屏蔽该申请,CPU接收到可屏蔽中断请求后,会响应一个低电平有效的杠INTA,随后CPU进入中断响应周期。
NMI:不可屏蔽的中断请求,输入,上升沿有效,不被IF受控,外中断类型,类型号:2,响应条件需要当前指令执行结束;有效时表示外界向CPU申请不可屏蔽的中断;该中断请求不能被CPU屏蔽。
4.总线请求和响应引脚
HOLD+HLDA:总线请求,输入,高电平有效,表示总线请求设备向CPU申请占有总线;CPU接收到请求之后会响应一个高电平有效且输出的HLDA;并且已将总线释放,此时CPU的地址总线、数据总线、控制总线将全面呈现高阻态(无效)。
5.其他引脚
RESET:复位请求,输入,高电平有效,有效时会将CPU初始化。复位后CS=FFFFH、IP=0000H,所以程序入口在物理地址FFFF0H。
CLK:时钟输入,通过该引脚给CPU提供内部的定时信号。主频:4.77MHZ
MN/杠MX:工作模式的选择,输入,最小模式由Vcc脚的+5v提供,最大模式下由GND脚的接地提供。
6.8088/8086引脚的区别
8088:8位数据线D0~D7,IO/杠M,指令队列4字节
8086:16位数据线D0~D15,M/杠IO,34号引脚杠BHE,指令队列6字节
二、工作模式
1.简述最大与最小的区别
最小工作模式构成单机处理系统,只有一个微处理器,CPU本身提供所有系统的总线信号(控制总线)而最大工作模式构成多机处理系统,会有若干个协处理器协同CPU工作,比如系统的总线信号(控制总线)由8288芯片协同工作。
2.其他
8088的最小工作模式
控制总线:CPU本身提供。
20位地址线:由三片三态的8282进行锁存和驱动,相同功能的芯片还有8283和通用集成电路芯片74LS373
8位数据线:由三态双向的8286进行驱动。
8088的最大工作模式
20位地址线:采用74LS373和74LS242
8位数据线:74LS245形成和驱动
控制总线:主要由总线控制器8288形成。
8086的最小工作模式
20位地址线:三片三态的8283
16位数据线:三态双向的8286
控制总线:CPU本身提供。
8086的最大工作模式
控制总线:主要由总线控制器8288形成。
20位地址线:三片三态的8283
16位数据线:三态双向的8286