vivado fpga软件 运行时间长，不用再真人看守了，直接等微信消息即可

于 2023-12-08 20:11:34 发布
阅读量73 收藏
点赞数
分类专栏： FPGA 文章标签： fpga开发 python github 微信
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_46662102/article/details/134886399
版权

LogWatcherWithWechat

vivado fpga软件 运行时间长，不用再真人看守了，直接等微信消息即可

软件链接

https://github.com/lvasky/LogWatcherWithWechat

功能介绍

  • 支持vivado软件/安路fpga软件的log，当检测到bit文件生成时结束，并微信提醒
  • 支持自定义检测关键词
  • 支持wechat，wechat business
  • 支持发送给不同的好友
  • 支持超时时间和轮询间隔时间自定义

软件使用流程图

请添加图片描述

软件界面

请添加图片描述

开发人员使用指南

pipenv shell #创建pipenv环境
pipenv install -r requirements.txt #还原本工程pipenv环境
pipenv list #查询库是否安装成功
python LogWatcherWithWechat.py #运行程序 
pipenv run pyinstaller --onefile --ico=.\doc\LogWatcherWithWechat.ico docLogWatcherWithWechat.py
qq1254632021
关注
专栏目录
1.FPGA开发软件安装——Vivado
FPGA/MATLAB学习教程/源码/项目合作开发
12-11 7042
目前主流的FPGA公司包括xilinx和Intel(原altera公司)，其开发软件分别为vivado和quartusii。我们这里以目前国内应用较多的vivado为例进行安装讲解。 1、首先是去官网下载 Vivado 安装包：https://www.xilinx.com/support/download.html。下载这个最大的、支持所有的 OS 如 Windows/Linux 的安装包。 2、下载完之后，就进行解压。（最好在解压和安装之前都关闭所有的杀毒软件以防万一）。紧接着，解压完之后...
ZYNQ之FPGA学习----Vivado软件使用
鲁棒最小二乘支持向量机
11-14 3862
Vivado软件基本使用
【FPGA】Vivado软件使用教程
热门推荐
qq_65274042的博客
03-29 3万+
1、启动Vivido，在Vivido开发环境里点击“Create Project”，创建新工程。2、弹出窗口点击“Next”，在弹出的窗口中输入工程名和存放的工程路径，工程名在这里我取的run_led；工程路径不能含有中文字符，路径名也不宜太长。3、点击“Next”后，在后面弹出的窗口，在工程类型中选择“RTL Project”；目标语言Target language中选择“Verilog”。在添加文件窗口中直接点击“Next”，不添加任何文件。在器件选择页面中根据自己使用的FPGA开发板进行选择。
以Vivado工具为例了解FPGA综合
Vuko_Coding Zone
11-02 4813
在设计过程中，各个阶段的生成的文件都是.dcp，Vivado使用的是通用的模型贯穿在设计。
Vivado FPGA代码固化流程(以genesys2为例)
耐心的小黑的博客
04-23 5088
第一步：先综合，然后打开综合设计 第二步：点击Tools—Edit Device Properties(注意，必须按照第一步打开综合后的设计，才能找到这个选项)，然后配置相应参数。 可以选择压缩bit流，这样后面固化时会快一些。 选择合适的固化速率，可以适当设置高一些(默认是3MHZ)，因为固化本身比较慢；设置SPI 的bus width，因为flash使用的是QSPI，也即SPI4x(后面还会设置此参数)，所以这里要设置为4。 选择编程模式，因为我们是将程序固化到flash中，以后上电自动从fla
FPGA开发第一弹：Vivado软件安装、开发使用与工程建立
weixin_53747781的博客
07-18 4062
熟悉fpga开发过程，巩固Vivado软件的使用与fpga工程建立，使用的是正点原子达芬奇开发板。
FPGA学习-vivado软件的使用
dianji2015_的博客
11-27 1万+
ok后，可以选择global全局综合，而out of context per IP模式被称为OOC模式，在生成综合IP核时，已经将IP核综合为网表文件和IP调用文件，在后续整个工程实现时，不再对IP核的源文件进行综合实现，而是直接将网表与其他模块一起实现。正好封控前领导让我改下fpga代码，趁这个机会好好学习下，虽然在这块一片空白，但是毕竟这块是我的短板，一个不会写代码的硬件工程师是一个不完整的硬件工程师。要是不做，你每次碰到类似问题就会觉得，好高深莫测，其实，去了解会发现，不过如此。
FPGA开发技巧备忘录——Vivado 自动日期版本号
gzy0506的博客
10-07 3175
我们在编译FPGA工程的时候一般需要对版本号的更新，一般来说都会有一个日期或者时间的版本标识，在上板调试的时候用于表征当前版本确实已经更新成功，或者作为FPGA发布版本的标识等等。但有时候我们有时候会忘记更新版本号，从而导致时间的浪费。下面我们就是要解决这个痛点，利用vivado的tcl功能自动进行日期版本号的更新这个小技巧解决了每次编译需要手动更新编译日期的问题。
Vivado FPGA基础设计操作流程（1）
weixin_42454243的博客
12-04 4806
提示：适合小小白的入门操作流程 文章目录一、新建工程(.xpr)二、新建Verilog文件(.v)1.引入库2.读入数据总结 一、新建工程(.xpr) 1.双击Vivado图标，打开界面 2.通过单击 Quick Start 组的 Create Project 来新建一个 Vivado 设计工程。 说明：在 Vivado 的启动界面中分为 Quick Start、Tasks、Learning Center 三组快速入口。其中， (1)Quick Start 组包含有 Create Project（创建
Xilinx_FPGA design Vivado.zip_Xilinx_vivado xilinx 开发环境_vivado软件
07-14
Vivado开发环境，详细介绍了此软件的功能，开发流程。对FPGA开发有较大的帮助，使读者能在短时间内掌握FPGA的开发和Xilinx有初步的了解。
x7seg_top.zip_7段数码管 VIVADO FPGA_vivado_vivado数码管
09-24
【标题】"x7seg_top.zip_7段数码管 VIVADO FPGA_vivado_vivado数码管"指的是一个使用VIVADO FPGA开发工具来设计和实现7段数码管显示的项目。这个项目的重点在于利用VIVADO软件进行数字逻辑设计，以驱动7段数码管在...
Tetris_fpga_fpga经典游戏_俄罗斯方块_vivado_
10-01
同时，Vivado的图形化界面也方便进行时序分析和性能优化，确保设计在实际硬件上的高效运行。 总之，通过本项目，我们可以深入理解FPGA的设计原理和应用，掌握VGA接口的使用，以及如何在硬件层面实现复杂的游戏逻辑...
fpga通过vivado实现FIFO
最新发布
04-16
在 FPGA（Field-Programmable Gate Array）开发中，Vivado 是一款广泛使用的综合工具，它由 Xilinx 公司提供，用于设计、仿真、综合、实现和配置 FPGA 芯片。本主题将深入探讨如何利用 Vivado 实现 FIFO（First-In-...
FPGA vivado 超详细使用教程
03-09
FPGA Vivado 超详细使用教程 本教程旨在为初学者提供 Vivado 的详细使用指南，涵盖了 Vivado 的项目创建、设计文件添加、IP Catalog 的使用、IP Integrator 的应用等多个方面。 一、项目创建 在 Vivado 中，创建...
FPGA实现IO口检测程序
weixin_46662102的博客
04-12 1908
IO_test功能实现模块,testbench模块和仿真后的波形图
对SDRAM的理解总结
weixin_46662102的博客
07-11 1408
Physical Bank，下文简称P-Bank Logical Bank，下文简称L-Bank. 地址 sequential与interleave的区别 对下表的理解 参考该论坛的理解，摘抄了几段回答，很好说明了interleave的存在 总结论坛回答，我的理解就是A2,A1,A0配置的时候定义了burst length；实际读写数据的时候根据实际列地址A7~A0中的A2,A1,A0，即表中的start address来决定读取顺序。（但是还没在说明书内找到怎么分别对这两个进行设置，回头再看看.
VHDL编写技巧----Verilog学习者改用vhdl时积累的经验
weixin_46662102的博客
06-02 508
加减乘可以综合，除法取余等不能（除数是2的指数例外），建议除法用data(3 downto 0)/2 ==> data(3 downto 1) 非2的指数除法 转换为a*m/(2^n)，简单的直接用 a <= c0 when b<x"**" else c1 when b<x"**" and b>x"**" else ,,, c; 取余,比如data/3的余数，余数用2位二进制数表示（关键点是结果为2bits） data(1 downto 0) - .
Verilog&VHDL编写的注意点
weixin_46662102的博客
07-09 500
组合逻辑改成时序逻辑（降低LUT使用率） 经验总结：从output开始捋，控制信号和数据要同步； 找到路径最长的那一条数据流，给其他路径加延迟
"FPGA编程指南-Vivado软件操作及Minisys实验报告
综上所述，本次实验旨在通过Vivado软件在Minisys平台上进行FPGA设计与开发的综合实验，加深对FPGA原理和计算机组成原理的理解，同时也培养了我们在FPGA设计与开发领域的能力。希望通过本次实验，能够对参与者在FPGA...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值