- 博客(6)
- 收藏
- 关注
RSS订阅原创 ICC图文流程——(六)可造性设计Chip finishing
ICC可造性设计chip finishing阶段的主要内容是检查设计，以及为提高良率（yield）和解决物理规则违规做的工作。主要包括以下内容： 这一步通常被成为DFM（Design For Manufacturing）可造性设计良率指的是：有些芯片在wafer上制造出来就有缺陷，有的芯片能正常工作而有些不能，正常的芯片占总芯片的比例即为良率。·Wire Spreading（连线拓展）也成为 critica...
2020-07-29 11:20:04
11442
1
原创 ICC图文流程——(五)布线Route
ICC绕线阶段主要任务：完成标准单元的信号线的连接，布线工具会自动进行布线拥塞消除、优化时序、减小耦合效应、消除窜扰、降低功耗、保证信号完整性等问题。首先先介绍一下基于格点的布线理论 标准单元的高宽都被设计为为pitch的整数倍，因此其pin都可以放置在Grid Point上，为布线作准备。并且他们的高度都被设计成相同高度，这样可以整齐地放在rail上，这在placement阶段已经介绍过。绕线阶段的命令为route_...
2020-07-28 11:52:19
18607
4
原创 ICC图文流程——(四)时钟树综合Clock Tree Synthesis
ICC时钟树综合时钟树综合就是指从某个clock的root点长到各个sink点的clock buffer/inverter tree。工具试图将某个clock所属的所有sinks做到相同长度，即尽可能的使一个时钟信号到达各个终端节点的时间相同。 ...
2020-07-24 16:44:04
33249
1
原创 ICC图文流程——(二)布局规划Floorplan
ICC布局规划Floorplan是ICC设计流程中非常重要的一环，Floorplan的好坏直接影响到设计能否完成。在ICC student lab中，对floorplan这么描述：A floorplan defines: IO, filler and corner pad locations, or pin locations around the periphery; sizeand shape of standard cell core or placement area; plac.
2020-07-15 14:50:32
35899
5
原创 ICC图文流程——(一)数据准备Data Setup
ICC数据准备文件基于ICC_lab2010的学习 查找资料的总结 非库文件： ①ICC启动环境设置文件：.synopsys_dc.setup ②Verilog门级网表 ③时序约束文件.sdc 库文件： ④milkyway参考库（ref文件） ⑤标准单元库（.db）...
2020-07-13 11:16:46
18869
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人