计组 | 【三 存储系统】强化阶段 —— 应用题与例题类型总结

已于 2022-10-23 21:05:31 修改
阅读量1.5k 收藏 17
点赞数 1
分类专栏： 计算机组成原理 文章标签： 缓存 考研 内存管理
于 2022-08-19 18:21:08 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_47187147/article/details/126393504
版权

常见题型与注意点

1、选择题与应用题杂点

地址线与数据线根数：

  • 地址线(log2寻址范围)、数据线(数据位数)、片选线1、读写控制线(1或2)
  • 注意若为DRAM，采用地址线复用技术：地址线减半+行通选和列通选2条，片选线用行通选代替
  • 寻址单元个数：高地址 - 低地址 + 1
  • MAR的位数决定了主存地址空间的大小，只与主存地址空间大小有关，与实际的主存容量无关。

低位交叉存储器：

  • 连续取n个存储字 → 耗时T+(n-1)r 

 

了解本专栏 订阅专栏 解锁全文 超级会员免费看
西皮呦
关注
  • 1
    点赞
  • 踩
  • 17
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 1
    评论
专栏目录
订阅专栏
组原3_第三章知识点整理
JJL的博客
08-14 3696
【1】存储速度 主存带宽又称数据传输率，表示每秒从主存进出信息的最大数量，单位: 字/秒 字节/秒 位/秒 存储速度: 数据传输率 = 数据的宽度/存储周期 数据宽度：“点我 ”。 存储周期：又称为存取周期。 思考：数据的宽度/存储周期。 这里的数据宽度指的是，在一个存储周期取出数据的位数。 【2】多级存储系统 存储系统是指 Cache、主存储器和外存储器。 Cache和主存之间的数据调动是由硬件自动完成的，对所有程序员均透明； 而主存和辅存之间的数据调动则是由硬件...
存储系统【考研/408】
imomoe的博客
08-28 3470
按在计算机中的作用（层次）分类 主存 辅存 Cache 按存储介质分类 磁表面存储器：磁盘、磁带 磁芯存储器、半导体存储器：MOS、双极型存储器 光存储器：光盘 按存取方式分类 随机存储器：RAM，存取时间与物理位置无关，断电丢失 只读存储器：ROM，只读不写断电不丢失，内容固定不变 串行访问存储器：磁带、磁盘，读写时，需按物理位置先后寻址 按信息的可保存性分类： 易失性：断电信息丢失，RAM 非易失性：断电信息任在，ROM、磁表面存储器、光存储器 破坏性读出...
【问题思考总结】什么是行通选，列通选？他们又和片选线是什么关系？
weixin_45415929的博客
05-26 1万+
为什么DRAM要有行通选，列通选，SRAM却不要？ SRAM中因为行列同时传输，没有使用地址复用技术，因此没有行通选线和列通选线，而DRAM中采用了地址复用技术，因此当传出一个信号时，如果没有行通选和列通选线就不可能知道传出的到底是行数还是列数。在王道书，黑书和教材中没有提到过这个通选的叫法好像。。。对应的其实是RAS（行地址选通）信号和COS（列地址选通）信号。 SRAM和DRAM中片选线的区别？ SRAM没有通选线就是说我给了一个这个行列信号，我不知道选的是哪个芯片，因此需要片选线。 DRAM为什么有的
RAM（课后答案）
weixin_44412864的博客
07-20 757
RAM 1： 数据线 地址线 RD WE CS 9 地址服用技术 采用地址服用技术的时候，通过行通选，和列通选，两次传送地址信号 因此地址线缩减为5根，数据线仍然为8根，再加上行列通选，以及读写（片选由行通选代替） 所以总共是 5 + 8 +4 = 17根 10 22 位 + 8 位= 30 位 但是DRAM采用、地址服用技术，地址线是原来的 1/ 2，故 为 11 + 8 = 19 12 闪存flush，读比写要快一些 存储单元是由MOS管组成的 掉电之后信息不丢失，SSD 采用随机访问的
分析：标志项的作用、cache行的总位数、三种映射的地址结构
24考研人晴落的博客
11-11 6907
具体可以说给定内存地址后我们就有了映射的地址结构，然后找到对应的cache地址，最后比较所有可能的cache地址中的内容来判断cache命中或未命中，而这个cache块内容与cache行的位数有关。
【信号与系统实验】实验五 信号抽样与恢复
06-14
实验五——信号抽样与恢复是通信工程和电子科学领域中的一个重要主题，它涉及到数字信号处理的基本原理。在这个实验中，我们将深入理解信号抽样和重构的过程，这对于现代数字通信和音频/视频处理至关重要。 首先，...
python中的文件读写练习题（csdn）————程序.pdf
12-03
Python 文件读写练习题 Python 语言中处理文件读写是非常重要的一部分，本文将通过实践 exercises 介绍 Python 中的文件读写操作。 文件读写的重要性 在实际应用中，文件读写操作是非常常见的，例如读取数据文件...
fgh.zip_考试_计算机三级
09-14
【描述】中的"计算机三级考试南开100题考试例题计算机三级考试南开100题考试例题"似乎存在重复，但我们可以理解为这强调了文件内容的核心——针对计算机三级考试的100道例题。南开可能指的是南开大学，一个知名的...
计算机组成原理——存储器（一）
小小本科生
09-30 8884
存储器是计算机系统中的记忆设备，用来存放程序和数据。构成存储器的存储介质，目前主要采用半导体器件和磁性材料。一个双稳态半导体电路或一个CMOS晶体管或磁性材料的存储元，均可以存储一位二进制代码。这个二进制代码位是存储器中最小的存储单位，称为存储位元。由若干个存储位元组成一个存储单元，然后再由许多存储单元组成一个存储器。根据存储材料的性能及使用方法不同，存储器有各种不同的分类方法。(1）存储介质：作为存储介质的基本要求，必须有两个明显区别的物理状态，分别用来表示二进制的代码0和1。另一方面，存储器的存取速度又
【计算机组成原理】如何计算cache行的位数和cache的位数
最新发布
weixin_61950572的博客
12-23 2772
2.假定主存地址为32 位，按字节编址，主存和Cache 之间采用直接映射方式，主存块大小为4 个字，每字32 位，采用回写（Write Back）方式，则能存放4K 字数据的Cache 的总容量的位数至少是（ ）。1.若计算机主存地址为32位，按字节编址，Cache 数据区大小为32KB，主存块大小为32B，采用直接映射方式和回写(Write Back)策略，则cache行的位数至少是？同理对于32位的数据，就是32位来存储，5位来表示，平时我们碰到的题目让我们表示的居多，所有容易混淆。
计算机组成原理知识点汇总（考研用）——第三章：存储系统
qq_44709990的博客
08-20 7212
计算机组成原理知识点汇总（考研用）——第三章：存储系统  本文参考于《2021年计算机组成原理考研复习指导》（王道考研），《计算机组成原理》 3.存储系统 3.1 存储器概述  3.1.1 存储器的分类   1.按在计算机中的作用（层次）分类 （1）主存储器   简称主存，又称内存储器（内存），用来存放计算机运行期间所需的大量程序和数据，CPU可直接随机地对其进行访问，也可以和高速缓冲存储器（Cache）及辅助存储器交换数据。其特点是容量较小、存取速度较快、每位价格较高。 （2）辅助存储器   简称
存储系统——Cache与主存的映射
腹黑の香芋的博客
08-08 2305
假设主存256MB，按字节编址，Cache有8行，行长为64B. 若只考虑有效位，标记Tag，并采用直接映射方式，则Cahche总容量为多少？ 一、按照映射方式分块 1.Cache Cache有8行，所以需要3位保存行号 Cache行长为64B，按字节编址，则需要6位保存块内地址 2.主存 因为主存256MB，按字节编址一共需要28位 根据Cache的位数，按照直接映射的地址结构（如下图） 首先分配6位块内地址和3位行号，剩余19位作为标记Tag 3.分配如下 存储结构如下
关于Cache的计算
热门推荐
EckoTan的专栏
07-05 3万+
关于Cache的计算
计算机组成原理_DRAM和SRAM
小黯
08-31 3382
根据上图所示，当我们向开关线发送信号1时，则这8个存储元均会被导通，然后即可在输入输出端一次性读取或写入8bit的数据。：存储体内的存储单元以矩阵的形式进行排列，则需要根据行、列地址来确定所要读写的存储单元。显而易见，分时复用技术节约了地址线的成本，但同时也牺牲了速度（分两次输入地址）：仅采用地址线的一半作为地址线，先输入行地址再输入列地址，即分时输入行列地址。（2）由双稳态触发器所构成的存储元，属于SRAM类型的存储器存储元。（1）由栅极电容所构成的存储元，属于DRAM类型的存储器存储元。...
计算机组成原理第三章—存储系统
YCCNUST的博客
08-26 1517
计算机组成原理第三章存储系统复习
【组成原理-存储】Cache 和页式虚拟存储器
Mount256的博客
08-23 2111
【组成原理-存储】Cache 和页式虚拟存储器
彻底弄懂408——计算机组成原理中的Cache映射方式与位数问题
weixin_43996337的博客
09-19 7327
最近辅导了一位学生的专业课，恰巧问了我有关计算机组成原理的Cache位数问题，我搜集了一下相关资料，觉得还蛮经典的这个问题，分享一下 1.Cache中存储的信息 上图中的标记部分是指的标记项，由以下部分组成： 替换控制位可能有也可能没有，要看题意 行号或者组号不包含在cache位数之中 特别的：写回法包含一致性维护位（脏位），替换控制位看题眼 2.Cache和主存的映射方式 3.例题 4.练习与讲解 ...
计算机组成原理-第三章（3）DRAM和SRAM
CltCj的博客
12-30 4203
计算机组成原理 此系列为王道计算机考研组成原理精细笔记 计算机组成原理-第三章（3）DRAM和SRAM计算机组成原理计算机组成原理-第三章（3）DRAM和SRAM一、原理二、DRAM和SRAM的区别2.1 存储元栅极电容双稳态触发器2.2 芯片特性2.3 刷新2.4 地址总结 计算机组成原理-第三章（3）DRAM和SRAM   这个小节当中，我们会介绍两种特定类型的存储芯片。一种叫SRAM一种叫DRAM。   之前，我们提到过RAM它指的是随机访问存储器，意思就是说，当我们指定某一个存储单元的地址的时候，
dram片选线用行通选代替
09-11
DRAM芯片选线用行通选代替的概念是指在DRAM内部的行线（Row Line）通过行通选（Row Address Strobe）信号来传输数据，而不是传统的选通信号（Chip Select）或列通选信号（Column Address Strobe）。 行通选是一种基于行选址的信号，通过对DRAM芯片内的行线进行选通，将特定的行（Row）连接到读写电路，以便进行数据读取或写入操作。传统的DRAM芯片选通方式通常是通过片选信号或列通选信号来进行，但使用行通选代替可以提高数据传输速度和效率。 行通选代替传统选通信号的优势在于，通过专门的行通选电路，可以减少选通的开销和延迟时间，从而提高DRAM的工作速度和性能。此外，行通选还可以减少对片选或列选引脚的需求，简化了DRAM芯片的设计和布线。 然而，使用行通选代替DRAM片选线的方式也存在一些挑战和限制。首先，行通选需要精确的时序控制和高速驱动电路，以确保行线选通的准确性和稳定性。其次，使用行通选可能需要对DRAM芯片的内部结构和接口进行重新设计，增加了芯片的复杂性和成本。 总之，DRAM片选线用行通选代替是一种提高DRAM性能和效率的新型选通方式。通过减少选通的开销和延迟，行通选可以加快数据传输速度，并简化DRAM芯片的设计。然而，使用行通选也需要克服时序控制和接口设计上的挑战。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

西皮呦

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值