逻辑器件使用的注意事项，功耗计算

逻辑器件使用注意事项

逻辑器件之间不能进行简单的并联

    将两个独立的门电路进行输出端并联，实现想要的功能，理论计算是可以的。但是实际应用中会导致短路，损坏器件。输出端简单的并联在一起，通过真值表发现，好像能实现所要功能，通过上图可以发现，当两个输出端电平不一致的时候，由于是推挽输出VCC会短路到地。

   但是输出引脚和输入引脚都并结在一起，如图所示是可以使用的。在两个独立门电路的后面在串接一个门电路也是可以进行使用的。注意使用的时候，不能够进行简单的并联连接。

三态门简单并接

   独立的三态门两端进行简单的并联输出连接也是不可以的，当两个输出电平不一致的时候会在输出端产生一个不高不低的电平，在上一篇文章中我们知道了的概念，这样会导致部分短路，会产生一个较大的电流，导致芯片损坏。

的变化曲线

   当发送端的输出高电平低于接收端的输入高电平时候，输入电压不高不低，即在中间位置的时候，电流会非常的大，这是我们不希望看到的。

逻辑IC中空输入端的处理

   一般情况下，所有未使用的输入端都应连接到VCC或GND。

    由于CMOS逻辑具有非常高的输入阻抗，任何开放的输入端都可能由于周围电场的影响而导致错误的输出值。此外，直通电流可能会在VCC和GND的中点流动，从而导致电流增加，并且在最坏的情况下会导致器件损坏。

    除非数据手册中另有说明，否则所有不具有总线保持能力的输入端。都要接上下拉，空的输入端要进行相同的处理，同时上拉，或者同时下拉。

                                                          空输入端的处理示意图

逻辑IC输入端的ESD防护

   在输入侧插入二极管以进行ESD防护。 如果施加的电压高于VCC或IC关断时施加电压，则输入端和电源之间的二极管可能会导通。 则IC可能会被产生的大电流破坏。

      通过使用具有输入容限功能的IC，即输入端和电源之间无二极管的IC，如右图，可以防止器件损坏，该器件是通过工艺水平来进行对器件进行保护的。

      另外，IC内部的保护二极管的防静电能力只限于对人体静电的保护，如果想要通过ESD静电防护的实验，就需要外加保护二极管进行实现，如下图所示：

掉电功能保护IC的使用

      使用具有掉电保护功能的IC，可以实现局部掉电。为了降低功耗，具有两个电压范围（VCC1和VCC2）的系统可以提供局部掉电模式，在该模式下，其中由VCC1运行的子系统将会被关闭。

      假如在电压范围VCC1使用74VHC系列，该系列再输出端和电源之间有一个非预期的寄生二极管，当VCC2>VCC1时候，寄生二极管导通。在这种情况下，IC可能会被产生的大电流破坏。为了规避这种情况发生，可以使用没有输入也没有输出寄生二极管的IC（如74VHCT,74LCX,74VCX系列）可以防止元器件损坏，这些系列是通过制造工艺实现保护功能的，这些系列可以提供掉电保护。

      左侧图，因为寄生二极管的存在，当VCC1供电的IC掉电时候，由于寄生二极管的存在，VCC2供电的IC会通过寄生二极管电流倒灌，轻则使器件功能异常，重则可能会损坏器件。

开关噪声

     在使用逻辑IC的时候，会产生各种各样的问题，例如平行线引起的串扰，阻抗不匹配引起的信号反射，逻辑电平的上冲，下冲等都会导致逻辑器件不稳定进行工作，为了减少这些干扰的影响，我们通常有以下方法：

1.分别增加和减小VCC和GND线的宽度和长度，以减小他们的电感。

2.将旁路电容放置在CMOS逻辑IC的VCC和GND引脚之间并尽可能地让其靠近。

3.在门输出端添加一个阻尼电阻器，通常选择22欧姆，33欧姆等。

4.未使用的门输入端应该连接在VCC和GND。

逻辑器件的功耗计算

   逻辑器件的功耗包括静态功耗和动态功耗，功率的计算是将电流乘以施加在IC上的电压。

静态功耗Ps

   静态功耗的计算比较简单，当CMOS逻辑器件处于静态（即当其输入电流几乎保持不变），除了流过内部反向偏置PN结的微小泄漏电流（称为静态供电电流ICC），几乎没有其他电流流动。静态功耗是将ICC乘以施加在逻辑IC上的电压。

动态功耗

动态功耗PL+PPD

   动态供电电流是指当输入在高电平和低电平之间转换时流过CMOS逻辑IC的电流。该电流在电容充放电过程中进行流动，因此必须同时考虑寄生电容（内部等效电容）和负载电容。

   动态功耗是将动态供电电流乘以施加在P沟道或者N沟道MOSFET上的电压。为了计算方便，假定此电压等于VCC时候，动态供电电流最大。

    其中

    总的器件功耗是静态功耗和动态功耗的和，对逻辑器件进行功耗评估，可以帮助我们在电源设计时提供帮助。