原地打转的瑞哥-CSDN博客

原创【IC验证】systemverilog信号类型

在systemverilog中，var类型既可以连续赋值又可以在过程块中赋值，而在verilog中，reg类型只能在过程块中赋值；systemverilog中的信号类型主要分为线网类型（wire）和变量类型（var）；线网类型的信号只能进行连续赋值，变量类型的信号既可以连续赋值又可以在过程块中进行赋值；有符号数：byte，shortint，int，longint，integer。类型的信号既可以连续赋值又可以在过程块中赋值；无符号数：wire，reg，logic，bit。信号可以分为有符号数和无符号数；

2024-10-30 21:53:51 392

weixin_47730622的博客

原创【IC验证】systemverilog信号类型

原创【IC验证】linux系统下基于QuestaSim的systemverilog仿真TCL命令

原创【IC验证】vcs+verdi联合仿真及makefile文档编写（systemverilog和UVM）

原创【verilog刷题】门控时钟

原创【verilog刷题】时钟切换电路

原创【IC验证】随机约束

原创【FPGA】面试八股

原创【IC验证】基于systemverilog(UVM)断言

原创【FPGA】STA静态时序分析

原创【数电】IEEE754浮点数

原创【verilog】verilog语法刷题知识点总结

原创【牛客网verilog刷题】存储器，VL53/VL54单双端口ROM

原创【牛客网verilog刷题】跨时钟域传输，VL49脉冲同步电路

原创【牛客网verilog刷题】跨时钟域传输，VL46同步FIFO（详细讲解了同步fifo）

原创【牛客网verilog刷题】详细讲解了常见分频方法，以牛客网时序逻辑VL40、VL41、VL42题为例

原创【牛客网verilog刷题】时序逻辑VL39自动贩卖机2

原创【牛客网verilog刷题】时序逻辑VL32非整数数据位宽24to128

原创【牛客网verilog刷题】时序逻辑VL31数据累加输出（介绍了valid/ready双向握手机制）

原创【verilog】有限状态机

原创【FPGA】基于vivado FPGA设计过程中时序报红的分析及解决办法

原创【接口协议】FPGA AXI接口协议详解

原创【verilog】verilog 中for循环的使用

原创【verilog】generate的循环（generate for）和条件分支（generate if 、generate case)的使用方法

原创【接口协议】FPGA实现IIC协议对EEPROM进行数据存储与读取（AT24C64）

原创【接口协议】FPGA实现UART协议进行数据的发送与接收

原创【接口协议】FPGA实现SPI协议基于ADC128S022进行模拟信号采集

原创【FPGA】从modelsim中导出波形数据

原创使用命令提示符恢复文件夹下隐藏文件

原创【牛客网verilog刷题】跨时钟域传输，VL45异步FIFO（详细讲解了异步fifo）

原创【FPGA】7系列 FPGA时钟资源及时钟IP核配置 Xilinx

原创【FPGA】XILINX DDR3的MIG IP核的配置

原创【FPGA】vivado2019.2安装+license添加教程

原创【FPGA】vivado安装报错：Xilinx Design Tool显示为红色

原创【FPGA】Modelsim的使用方法

空空如也

空空如也