总线二：SPI简介

其实SPI与I2C相比简单的，也没有什么设备地址啊，更简单，速度快，还全双工。所以各位同学们学它！！！

本节将主要介绍以下内容：

一、SPI协议简介

二、STM32的SPI特性及架构

三、SPI初始化结构体详解

一、SPI协议简介

SPI协议是由摩托罗拉公司提出的通讯协议（Serial Peripheral Interface），即串行外围设备接口，是一种高速全双工的通信总线（I2C是半双工）。它被广泛的使用在ADC、LCD等设备与MCU之间，要求通讯速率比较高的场合（协议自己好像没有限制，但是受制于设备，最高达40/50M）。

1.1 SPI物理层的特点

一拖多，一个主机挂载很多个从机

•  SS:从设备选择信号：常称为片选信号线，也称为NSS,CS.

每个设备都有独立的这一条SS信号线，本信号线独占主机一个引脚，即有多少个从设备，就有多少条片选信号线。I2C协议中通过设备地址来寻址，选中总线上的某个设备并与其进行通讯；而SPI协议中没有设备地址，它使用SS信号线来进行寻址，当主机要选择从设备时，把该设备的SS信号线设置为低电平，即该从设备被选中，即片选有效，接着主机开始与被选中的从设备进行SPI通讯。所以SPI通讯以SS线置低电平为起始信号，以SS线被拉高作为结束信号。

• SCK(Serial Clock)：时钟信号线，用于通讯数据同步。

它由通讯主机产生，决定了通信的速率，不同的设备支持的最高时钟频率不一样，比如STM32的SPI时钟频率最大为fpclk/2，两个设备之间通讯时，通讯速率受限于低速设备。

• MOSI(Master Output,Slave Input)：主设备输出/从设备输入引脚

主机的数据从这条信号线输出，从机由这条信号线读入主机发送的数据。即这条线上的数据方向为主机到从机。

• MISO(Master Iutput,Slave Output)：主设备输入/从设备输出引脚

主机从这条信号线读入数据，从机的数据由这条信号线输出到主机，即在这条线上的数据方向为从机到主机。

1.2 SPI的协议层

SPI的协议层定义了通讯的起始和停止信号，数据的有效性，时钟的同步等环节。

1.2.1 SPI的基本通讯过程

可以看出该图是从主机的视角进行描述的

• 可以看出SPI通讯以SS线置低电平为起始信号，以SS线被拉高作为结束信号。
• 触发：代表着数据信号产生变化
• 采样：MISO与MOSI数据电平信号是稳定的，只要经过8个时钟就能把数据传输出去了

 1.2.2 通讯的起始和停止信号

• 标号①处，NSS信号线由高变低，是SPI通讯的起始信号。NSS是每个从机各自独占的信号线，当从机在自己的NSS线上检测到起始信号后，就知道自己被主机选中了，开始准备与主机通讯。
• 在图中的标号⑥处，NSS信号由低变高，是SPI通讯的停止信号，表示本次通讯结束，从机的选中状态被取消。

1.2.3 数据的有效性

SPI使用MOSI及MISO信号线来传输数据，使用SCK信号线进行数据同步。

MOSI及MISO数据线在SCK的每个时钟周期传输一位数据，且数据输入输出是同时进行的。

（采样和触发一定是相反的，如果采样是上升沿，那么触发就一定是下降沿，反之，采样为下降沿，那么触发就一定为上升沿），下面以采样来进行讲解。绿色部分就代表采样。

1.2.4 CPOL/CPHA及通讯模式

• 时钟极性CPOL是指SPI通讯设备处于空闲状态时，SCK信号线的电平信号（即SPI通讯开始之前，NSS线为高电平时的SCK状态）。CPOL = 0时，SCK在空闲状态时为低电平，CPOL = 1时,SCK在空闲状态为高电平。
• 时钟相位CPHA是指数据的采样时刻，当CPHA = 0时，MOSI或MISO数据线上的信号将会在SCK时钟线的“奇数边沿”被采样。当CPHA = 1时，数据线在SCK的“偶数边沿”采样。

        （如图所示CPHA=0,则MOSI或MISO数据线上的信号将会在SCK时钟线的“奇数边沿”被

            采样，注意看绿色条纹）实际还是看奇数边沿或者说偶数边沿。

• SCK信号线在空闲状态为低电平时，CPOL = 0;空闲状态为高电平时，CPOL = 1;
• CPHA=0，MOSI和MISO数据线的有效信号在SCK的奇数边沿保持不变，数据信号将在SCK奇数边沿时被采样，在非采样时刻，MOSI和MISO的有效信号才发生切换。

下图为CPHA = 1 的时候，CPHA = 1是在偶数边沿进行采样。

• SCK信号线在空闲状态为低电平时，CPOL=0；空闲状态为高电平时，CPOL=1。
• CPHA=1，MOSI和MISO数据线的有效信号在SCK的偶数边沿保持不变，数据信号将在SCK偶数边沿时被采样，在非采样时刻，MOSI和MISO的有效信号才发生切换。
• 整个通讯过程NSS信号线都是低位。

由CPOL以及CPHA的不同状态，SPI分成了四种模式，主机与从机需要工作在相同的模式下才能正常通信，实际中采用较多的是“模式0”与“模式3”

二、STM32的SPI特性及架构

        STM32的SPI外设可用作通讯的主机及从机，支持最高的SCK时钟频率为fpclk/2 (STM32F10x型号的芯片默认fpclk1为72MHz，fpclk2为36MHz)，完全支持SPI协议的4种模式，数据帧长度可设置为8位或16位，可设置数据MSB先行或LSB先行。它还支持双线全双工(前面小节说明的都是这种模式)、双线单向以及单线模式。

2.1 STM32的SPI架构剖析

 2.1.1 通讯引脚

          STM32芯片有多个SPI外设，它们的SPI通讯信号引出到不同的GPIO引脚上，使用时必须配置到这些指定的引脚，以《STM32F10x规格书》为准。

引脚	SPI编号
	SPI1	SPI2	SPI3
NSS	PA4	PB12	PA15下载口的TDI
CLK	PA5	PB13	PB3下载口的TDO
MISO	PA6	PB14	PB4下载口的NTRST
MOSI	PA7	PB15	PB5

         其中SPI1是APB2上的设备，最高通信速率达36Mbtis/s，SPI2、SPI3是APB1上的设备，最高通信速率为18Mbits/s。除了通讯速率，在其它功能上没有差异。（SPI1用的比较多（SPI2、3较多的用到了I2S,不多现在比较多用到硬件解码）

        用SPI3的时候，一定要先复位，不然程序下载不进去

2.1.2.时钟控制逻辑

        SCK线的时钟信号，由波特率发生器根据“控制寄存器CR1”中的BR[0:2]位控制，该位是对fpclk时钟的分频因子，对fpclk的分频结果就是SCK引脚的输出时钟频率。

BR[0:2]	分频结果(SCK频率)		BR[0:2]	分频结果(SCK频率)
000	fpclk/2		100	fpclk/32
001	fpclk/4		101	fpclk/64
010	fpclk/8		110	fpclk/128
011	fpclk/16		111	fpclk/256

 其中的fpclk频率是指SPI所在的APB总线频率，APB1为fpclk1，APB2为fpckl2。

2.1.3 数据控制逻辑

        SPI的MOSI及MISO都连接到数据移位寄存器上，数据移位寄存器的数据来源来源于接收缓冲区及发送缓冲区。

• 通过写SPI的“数据寄存器DR”把数据填充到发送缓冲区中。
• 通过读“数据寄存器DR”，可以获取接收缓冲区中的内容。
• 其中数据帧长度可以通过“控制寄存器CR1”的“DFF位”配置成8位及16位模式；配置“LSBFIRST位”可选择MSB先行还是LSB先行。

2.1.4.整体控制逻辑 

• 整体控制逻辑负责协调整个SPI外设，控制逻辑的工作模式根据“控制寄存器(CR1/CR2)”的参数而改变，基本的控制参数包括前面提到的SPI模式、波特率、LSB先行、主从模式、单双向模式等等。
• 在外设工作时，控制逻辑会根据外设的工作状态修改“状态寄存器(SR)”，只要读取状态寄存器相关的寄存器位，就可以了解SPI的工作状态了。除此之外，控制逻辑还根据要求，负责控制产生SPI中断信号、DMA请求及控制NSS信号线。
• 实际应用中，一般不使用STM32 SPI外设的标准NSS信号线，而是更简单地使用普通的GPIO，软件控制它的电平输出，从而产生通讯起始和停止信号。（普通的GPIO使用推挽输出，开始拉低，结束拉高）

2.1.5 通讯过程 

下图为stm32作为主机的一个通讯过程：

比如我们通过MOSI对外要发送一个数据0xF1,软件就会往（发送缓冲区）SPI_DR这个寄存器写入0xF1，TXE标志就为0了，非空即为0，软件进行等待，就会将数据搬到软件移位寄存器中，所以SPI_DR寄存器很快就变空了，即TXE标志又变为1，当它为空的时候就可以往SPI_DR这个寄存器写入第二个数0xF2了，但是0xF1还没发送完毕，就先把0xF2放在SPI_DR寄存器中，当过了8个时钟之后，即0xF1发送完毕，就会将0xF2搬至移位寄存器中，这个时候TXE标志又变为1，变为1说明发送缓冲区为空，这个时候就可以发送第三个数据了，这样循环的过程就可以把字节一个一个发送出去了

• 控制NSS信号线，产生起始信号(图中没有画出)；
• 把要发送的数据写入到“数据寄存器DR”中，该数据会被存储到发送缓冲区；
• 通讯开始，SCK时钟开始运行。MOSI把发送缓冲区中的数据一位一位地传输出去；MISO则把数据一位一位地存储进接收缓冲区中；
• 当发送完一帧数据的时候，“状态寄存器SR”中的“TXE标志位”会被置1，表示传输完一帧，发送缓冲区已空；类似地，当接收完一帧数据的时候，“RXNE标志位”会被置1，表示传输完一帧，接收缓冲区非空；
• 等待到“TXE标志位”为1时，若还要继续发送数据，则再次往“数据寄存器DR”写入数据即可；等待到“RXNE标志位”为1时，通过读取“数据寄存器DR”可以获取接收缓冲区中的内容。
•  BSY标志和NSS信号是相反的，只要开始通讯，就会把BSY标志拉高（说明总线是忙碌的）

 假如使能了TXE或RXNE中断，TXE或RXNE置1时会产生SPI中断信号，进入同一个中断服务函数，到SPI中断服务程序后，可通过检查寄存器位来了解是哪一个事件，再分别进行处理。也可以使用DMA方式来收发“数据寄存器DR”中的数据。 

三、SPI初始化结构体详解

        跟其它外设一样，STM32标准库提供了SPI初始化结构体及初始化函数来配置SPI外设。初始化结构体及函数定义在库文件“stm32f10x_spi.h”及“stm32f10x_spi.c”中，编程时我们可以结合这两个文件内的注释使用或参考库帮助文档。

结构体如下图所示，下面我将把成员变量一一给大家进行介绍

• SPI_Direction：

本成员设置SPI的通讯方向，可设置为双线全双工(SPI_Direction_2Lines_FullDuplex)，双线只接收(SPI_Direction_2Lines_RxOnly)，单线只接收(SPI_Direction_1Line_Rx)、单线只发送模式(SPI_Direction_1Line_Tx)。

• SPI_Mode：

本成员设置SPI工作在主机模式(SPI_Mode_Master)或从机模式(SPI_Mode_Slave  )，这两个模式的最大区别为SPI的SCK信号线的时序，SCK的时序是由通讯中的主机产生的。若被配置为从机模式，STM32的SPI外设将接受外来的SCK信号。

• SPI_DataSize ：

本成员可以选择SPI通讯的数据帧大小是为8位(SPI_DataSize_8b)还是16位(SPI_DataSize_16b)。

SPI_CPOL和SPI_CPHA这两个成员配置SPI的时钟极性CPOL和时钟相位CPHA，这两个配置影响到SPI的通讯模式。

• CPOL：

时钟极性，可设置为高电平(SPI_CPOL_High)或低电平(SPI_CPOL_Low )。

• CPHA ：

时钟相位则可以设置为SPI_CPHA_1Edge(在SCK的奇数边沿采集数据) 或SPI_CPHA_2Edge (在SCK的偶数边沿采集数据) 。

• SPI_NSS：

本成员配置NSS引脚的使用模式，可以选择为硬件模式(SPI_NSS_Hard )与软件模式(SPI_NSS_Soft  )，在硬件模式中的SPI片选信号由SPI硬件自动产生，而软件模式则需要亲自把相应的GPIO端口拉高或置低产生非片选和片选信号。

  实际中软件模式应用比较多（GPIO配置推挽模式）。

• SPI_BaudRatePrescaler：
• 本成员设置波特率分频因子，分频后的时钟即为SPI的SCK信号线的时钟频率。这个成员参数可设置为fpclk的2、4、6、8、16、32、64、128、256分频。(有定义好的宏，直接复制就好了，速度越快越好，但是也得根据自己的外设，看自己的外设最大能接收的速度)
• SPI_FirstBit：

 所有串行的通讯协议都会有MSB先行(高位数据在前)还是LSB先行(低位数据在前)的问题，而STM32的SPI模块可以通过这个结构体成员，对该特性编程控制。

• SPI_CRCPolynomial：

这是SPI的CRC校验中的多项式，若我们使用CRC校验时，就使用这个成员的参数(多项式)，来计算CRC的值。

配置完这些结构体成员后，要调用SPI_Init函数把这些参数写入到寄存器中，实现SPI的初始化，然后调用SPI_Cmd来使能SPI外设。

---

最后给大家分析一下SPI的优缺点：

SPI通讯的优势

• 全双工串行通信；
• 高速数据传输速率。
• 简单的软件配置；
• 极其灵活的数据传输，不限于8位，它可以是任意大小的字；
• 非常简单的硬件结构。从站不需要唯一地址（与I2C不同）。从机使用主机时钟，不需要精密时钟振荡器/晶振（与UART不同）。不需要收发器（与CAN不同）。

SPI的缺点

• 没有硬件从机应答信号（主机可能在不知情的情况下无处发送）；
• 通常仅支持一个主设备；
• 需要更多的引脚（与I2C不同）；
• 没有定义硬件级别的错误检查协议；
• 与RS-232和CAN总线相比，只能支持非常短的距离；

SPI的介绍就暂时先告一段落，在工作中调过的FLASH也蛮多的欸，让我想想我应该给大家介绍哪一款~

•