18 数码管动态显示二 （二进制转bcd码）

一、动态显示驱动模块
将二进制码转换为bcd码

输入的是data_gen产生的数据，输出的是要显示的个十百千万十万，共六个数码管的数据。bcd_8421主要是将data_gen产生的二进制数据转化为bcd码，这样便于显示，其转换如下所示。

最后移位的次数和原二进制的数据的位数有关，例如图中的输入的二进制码为8位，则最后的移位次数也为8。

二、实现
波形图

程序

module  bcd_8421
(
    input   wire            sys_clk     ,   //系统时钟，频率50MHz
    input   wire            sys_rst_n   ,   //复位信号，低电平有效
    input   wire    [19:0]  data        ,   //输入需要转换的数据

    output  reg     [3:0]   unit        ,   //个位BCD码
    output  reg     [3:0]   ten         ,   //十位BCD码
    output  reg     [3:0]   hun         ,   //百位BCD码
    output  reg     [3:0]   tho         ,   //千位BCD码
    output  reg     [3:0]   t_tho       ,   //万位BCD码
    output  reg     [3:0]   h_hun           //十万位BCD码
);


//reg   define
reg     [4:0]   cnt_shift   ;   //移位判断计数器
reg     [43:0]  data_shift  ;   //移位判断数据寄存器
reg             shift_flag  ;   //移位判断标志信号

//********************************************************************//
//***************************** Main Code ****************************//
//********************************************************************//

//cnt_shift:从0到21循环计数
always@(posedge sys_clk or negedge sys_rst_n)
    if(sys_rst_n == 1'b0)
        cnt_shift   <=  5'd0;
    else    if((cnt_shift == 5'd21) && (shift_flag == 1'b1))
        cnt_shift   <=  5'd0;
    else    if(shift_flag == 1'b1)
        cnt_shift   <=  cnt_shift + 1'b1;
    else
        cnt_shift   <=  cnt_shift;
       
//data_shift：计数器为0时赋初值，计数器为1~20时进行移位判断操作
always@(posedge sys_clk or negedge sys_rst_n)
    if(sys_rst_n == 1'b0)
        data_shift  <=  44'b0;
    else    if(cnt_shift == 5'd0)
        data_shift  <=  {24'b0,data};
    else    if((cnt_shift <= 20) && (shift_flag == 1'b0))
        begin
            data_shift[23:20]   <=  (data_shift[23:20] > 4) ? (data_shift[23:20] + 2'd3) : (data_shift[23:20]);
            data_shift[27:24]   <=  (data_shift[27:24] > 4) ? (data_shift[27:24] + 2'd3) : (data_shift[27:24]);
            data_shift[31:28]   <=  (data_shift[31:28] > 4) ? (data_shift[31:28] + 2'd3) : (data_shift[31:28]);
            data_shift[35:32]   <=  (data_shift[35:32] > 4) ? (data_shift[35:32] + 2'd3) : (data_shift[35:32]);
            data_shift[39:36]   <=  (data_shift[39:36] > 4) ? (data_shift[39:36] + 2'd3) : (data_shift[39:36]);
            data_shift[43:40]   <=  (data_shift[43:40] > 4) ? (data_shift[43:40] + 2'd3) : (data_shift[43:40]);
        end
    else    if((cnt_shift <= 20) && (shift_flag == 1'b1))
        data_shift  <=  data_shift << 1;
    else
        data_shift  <=  data_shift;

//shift_flag：移位判断标志信号，用于控制移位判断的先后顺序
always@(posedge sys_clk or negedge sys_rst_n)
    if(sys_rst_n == 1'b0)
        shift_flag  <=  1'b0;
    else
        shift_flag  <=  ~shift_flag;

//当计数器等于20时，移位判断操作完成，对各个位数的BCD码进行赋值
always@(posedge sys_clk or negedge sys_rst_n)
    if(sys_rst_n == 1'b0)
        begin
            unit    <=  4'b0;
            ten     <=  4'b0;
            hun     <=  4'b0;
            tho     <=  4'b0;
            t_tho   <=  4'b0;
            h_hun   <=  4'b0;
        end
    else    if(cnt_shift == 5'd21)
        begin
            unit    <=  data_shift[23:20];
            ten     <=  data_shift[27:24];
            hun     <=  data_shift[31:28];
            tho     <=  data_shift[35:32];
            t_tho   <=  data_shift[39:36];
            h_hun   <=  data_shift[43:40];
        end

endmodule

测试程序

`timescale 1ns/1ns
module tb_bcd_8421();

reg            sys_clk       ; 
reg            sys_rst_n     ; 
reg      [19:0]  data        ; 
                             
wire     [3:0]   unit        ; 
wire     [3:0]   ten         ; 
wire     [3:0]   hun         ; 
wire     [3:0]   tho         ; 
wire     [3:0]   t_tho       ; 
wire     [3:0]   h_hun       ;


initial
    begin
        sys_clk = 1'b1;
        sys_rst_n <= 1'b0;
        data   <= 20'd0;
        #30
        sys_rst_n <= 1'b1;
        data <= 20'd123456;
        #3000
        data <= 20'd654321;
        #3000
        data <= 20'd987654;
        #3000
        data <= 20'd999999;
    end
    
always #10 sys_clk = ~sys_clk;

bcd_8421  bcd_8421_inst
(
   .sys_clk    (sys_clk   ) ,   
   .sys_rst_n  (sys_rst_n ) ,   
   .data       (data      ) ,   
                
   .unit       (unit      ) ,   
   .ten        (ten       ) ,   
   .hun        (hun       ) ,   
   .tho        (tho       ) ,   
   .t_tho      (t_tho     ) ,   
   .h_hun      (h_hun     )     
);

endmodule