2023 ICCAD Contest Problem B 相关问题

 Q1.在阅读了这份文件后,我对混合键合端子有以下问题。

第一:混合键合端子端子的位置可以与die上的宏模块或标准单元的位置重叠吗?

第二:所有的端子都是方形的吗?如果不是,我们可以旋转终端吗?

第三:端子是否可以放置在任何位置,只要2个端子之间的间距以及与die边界之间的间距足够远?

A1.以下是这些问题的答案。

第一:是的。端子位于die的最顶层,而宏和标准单元则位于底部金属与器件层。因此,端子可以与所有单元重叠。

第二:是的。端子都是正方形的。

第三:是的。

Q2.运行时间因子中提到的平均运行时间是所有参与者时间的平均值,还是平均运行时间为固定值?谢谢你的回答。

A2.中间运行时间是所有有结果的参与者中的中间运行时间结果。

Q3.我想问一下,是否会为Problem B提供顶层IO,因为它们的位置将对最终位置产生重大影响。

此外,是否可以指定每个网络的驱动引脚?它可能有助于提高3D Placer的质量。非常感谢。

A3.不会有顶层IO。为了简化问题,省略了顶层IO。

本次比赛中没有驱动和接收器信息。

Q4.对于ICCAD2023中的问题B,我有以下7个问题。

1)<techName>是否始终是“TA”和“TB”?有可能是“TC”或其他名称吗?

2)由问题1),top die总是使用TA,bnottom die总是使用TB吗?

3)DieSize的(<LowerLeftX>,<Lowerleft Y>)是否总是(0,0)?

4)根据问题3),<rowLength>是否总是等于DieSize的<upperRightX>?

5)根据问题3),<rowHeight>乘以<repeatCount>是否总是等于DieSize的<upperRightY>?

6)比赛提供任何P&R工具吗?

7)evaluator可以在什么环境中执行?

A4.以下是这些问题的答案:

1)您可以假设<techName>将始终为“TA”或“TB”。

2)不,top die和bottem die都可以是TA或TB。

3)是的,你可以有这样的假设。

4)是的,你可以有这样的假设。

5)否,<rowHeight>乘以<repeatCount>的值将始终小于或等于DieSize的<upperRightY>。

6)不,我们在比赛中不提供任何P&R工具。

7)evaluator可以在Linux平台上执行。

Q5.关于问题B,我有以下问题。你能告诉我其他测试用例什么时候发布吗?非常感谢。

A5.更多测试案例将于5月15日前发布。

Q6.我写信是想问一些关于"Problem B - 3D Placement with Macros"的问题。

1) 我想知道你打算如何在最终提交的文件中对每个团队进行排名。它是基于每个案例的最终得分总和,还是会使用其他评分函数?

2) 我想问一下,是否允许我们在输出文件中生成包含小数部分的坐标。

A6.以下是这些问题的答案:

1)是的。排名基于每个案例的最终分数的总和。

2) 我不明白这个问题。所有有效结果的分辨率都是整数。这意味着——任何带有小数的结果都被认为是“错误”答案。考虑到结果本身是“不正确的”,不理解带有小数的结果如何能够帮助确保提交符合所有必要的要求。参赛者可以在控制台上打印必要的调试信息。如果输出结果不符合要求,我们可以帮助在控制台提供打印的消息(<100行)供参赛者审阅。

Q7.对于ICCAD2023中的问题B,我有以下1个问题。

TopDieRows和BottomDieRows的(<startX><startY>)总是(0,0)吗?

A7.是的。你可以有这样的假设。

  • 0
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
### 回答1: 数字电路的顶级会议和学术期刊包括IEEE International Conference on Computer Aided Design (ICCAD)、IEEE/ACM Design Automation Conference (DAC)、IEEE International Symposium on Circuits and Systems (ISCAS)、IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems (TCAD)和IEEE Transactions on VLSI Systems (TVLSI)等。 ### 回答2: 数字电路的逻辑综合领域有一些顶级的会议和学术期刊。下面是其中一些例子。 顶级会议: 1. 国际设计自动化测试大会(International Conference on Computer-Aided Design,简称ICCAD):该会议是数字电路设计、逻辑综合和验证方面的顶级会议之一。 2. 国际集成电路设计大会(International Symposium on Integrated Circuits Design,简称ISICD):该会议关注集成电路设计、逻辑综合和优化方面的最新研究成果。 3. 国际综合设计自动化大会(International Conference on Integrated Circuit Design Automation,简称ICIDA):该会议是关于数字电路的综合设计和自动化方面的重要国际会议。 顶级学术期刊: 1. 《计算机辅助设计与应用》(Computer-Aided Design and Applications):该期刊刊载数字电路设计、逻辑综合和验证等方面的高质量研究论文。 2. 《集成电路设计快报》(Integration, the VLSI Journal):该期刊是关于集成电路设计和逻辑综合等方面的重要国际学术期刊之一。 3. 《电子系统级设计方法与技术》(Journal of Electronic System Level Design Methods and Technologies):该期刊专注于电子系统级设计和数字电路综合方面的学术研究。 这些顶级会议和期刊为数字电路的逻辑综合领域提供了一个重要的学术交流平台,使研究人员能够分享他们的最新研究成果,并与同领域的同行互相合作和学习。 ### 回答3: 数字电路的逻辑综合是电子工程领域中一个重要的研究方向,涉及到诸多学术会议和期刊。以下是数字电路逻辑综合领域的一些顶级会议和学术期刊: 1. 会议: - International Symposium on Physical Design (ISPD):是一个关注物理设计和设计自动化领域的顶级会议,在数字电路逻辑综合方面也有涉及。 - Design Automation Conference (DAC):是电子设计自动化领域的最重要的会议之一,相关领域研究也包括数字电路逻辑综合。 - Asia and South Pacific Design Automation Conference (ASP-DAC):亚太地区设计自动化会议,涵盖了数字电路逻辑综合的研究。 2. 期刊: - IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems (TCAD):IEEE计算机辅助集成电路与系统设计的交易期刊,发表了许多数字电路逻辑综合的研究成果。 - ACM Transactions on Design Automation of Electronic Systems (TODAES):ACM电子系统设计自动化交易期刊,也涵盖了数字电路逻辑综合的研究。 - IEEE Transactions on Very Large Scale Integration Systems (TVLSI):IEEE超大规模集成电路系统交易期刊,也包括了数字电路逻辑综合方面的研究。 当然,这只是一些顶级的会议和期刊,还有其他很多国际会议和学术期刊也在数字电路逻辑综合领域有重要影响力。这些会议和期刊为学者们提供了一个交流研究成果、分享最新进展的平台,促进了数字电路逻辑综合领域的学术发展。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值