面试准备FPGAor数字IC(一)-IC设计流程、SOC以及低功耗相关

IC设计流程
一、确定项目需求
1、确定项目需求
确定芯片的具体指标：
物理层次上的工艺、尺寸、面积、封装等；
性能方面：速度(时钟频率)、功耗
功能指标：功能描述、接口定义
2、系统级设计
使用系统建模语言(例如MATLAB、C)对各个模块进行描述，目的：对方案可行性进行验证
二、前端流程
1、RTL寄存器传输级设计
利用硬件描述语言，如verliog对电路以寄存器之间的传输为基础进行描述
2、功能验证(动态验证)
对设计的功能进行仿真验证，需要激励驱动，是动态仿真。
工具：modelsim、VCS、NC-Verliog 属于前仿真
3、逻辑综合(Design compile)
得到门级网表(Netlist)，需要指定特定的综合库，添加约束文件。
4、形式验证(静态验证)
功能上进行验证、综合后的网表进行验证。
常用方法：等价性检查方法。以功能验证后的HDL设计为参考，对比综合后的网表功能，看他们在功能上是否存在等价性。保证在逻辑综合过程中没有改变原先HDL描述的电路功能。
工具：Formality；
5、STA静态时序分析
在时序上进行分析，用到Synopsys的PT(Prime Time)工具，一般用在后端设计中，由版图生成网表进行STA更准确一些。
STA满足时序约束，得到最终的Netlist。
6、DFT(design for test)可测性设计
为了在芯片生产之后，测试芯片的良率，看制作有无缺陷，一般是在电路中插入扫描链(scan chain)。
DFT是在得到Netlist之后，布局布线(Place and Route)之前进行设计。
三、后端流程
1、布局布线(Place and Route)
包括时钟树插入(布局时钟线)，布局布线用到Synopsys的IC Compiler(ICC)工具
布线之前先布局时钟线。
2、寄生参数提取
提取延迟信息
3、静态时序分析
加入了布局布线延迟，更真实的时序分析
4、版图物理验证
DRC(设计规则检查)
LVS(版图一致性检查)
5、生成GDS文件、Tap_off流片
SOC系统架构
1、什么是SOC
System-on-chip：指的是单个芯片上集成一个完整的系统，对所有或部分必要的电子电路进行包分组的技术。所谓完整的系统一般包括中央处理器(CPU)、存储器、以及外围电路等。
2、为什么研究SOC
由于空前的高效集成性能，片上系统是替代集成电路的主要解决方案。SOC已经成为当前微电子芯片发展的必然趋势。
3、在哪用SOC
片上系统技术通常应用于小型的，日益复杂的客户电子设备。例如：声音检测设备上的片内系统是在单个芯片上为所有用户提供包括音频接收端、ADC、微处理器、必要的存储器、以及输入输出逻辑控制等设备。
4、SOC整体架构

1)、cpu
目前各大厂商所做的事情就是，买来ARM的授权，得到ARM处理器的源代码，而后自己搞一些外围IP，组成一个SOC后，然后去流片。
不同的SOC，架构不同(就是CPU如何和IP联系起来，有的以总线为核心，有的以DDR为核心)
A、
2)、存储器
RAM：读写方便，掉电后数据丢失
ROM：断电也能保存数据，但是资料写入只能用一般方法或者根本无法更改。
FLASH：闪存：可编程可擦除、可快速读写、且掉电后数据不会丢失。
3)、系统控制模块
中断控制器、RTC、Watchdog、DMAC、PMC、ICE、Timer、
4)、各种接口(外设IP)
5)、总线
CPU、高速设备、低速设备、外部存储器控制接口、系统控制模块等等SOC中各个模块之间的数据传输。
SOC中的各个ip模块以统一的接口和总线通信，避免了挂接在不同SOC架构中接口部分代码的重新编写。
常用总线：AMBA、NOC
SOC总线架构

总线分类：
AHB
a、 AMBA AHB 用于高性能、高时钟频率的系统模块。
b、 AHB作为高性能的系统骨干总线。
c、 AHB支持处理器、片内存储器和片外存储器接口与低功耗外围宏单元功能的有效连接
d、 AHB也被指定为使用综合和自动化测试技术确保在有效的设计流程中易于使用。
ASB：
a、 AMBA ASB用于高性能系统模块
b、 AMBA ASB是一种替代系统总线，适用于不需要AHB高性能特性的场合。
c、 ASB还支持处理器、片内存储器和片外存储器接口与低功耗外围宏单元功能的有效连接。
APB：
a、 AMBA APB适用于低功耗外围设备。
b、 AMBA APB经过优化，功耗最小，接口复杂度降低，支持外围功能。
c、 APB可与系统总线的任意版本使用。

AMBA规范是为了满足四个关键要求而制定的：
•促进具有一个或多个CPU或信号处理器的嵌入式微控制器产品的首次正确开发
•独立于技术，确保高度可重用的外围和系统宏单元可以跨多种IC过程迁移，并适合于完全定制、标准单元和门阵列技术
•鼓励模块化系统设计以提高处理器独立性，为高级缓存CPU核心和外围库的开发提供一个开发路线图
•尽可能减少所需的硅基础设施，以支持操作和制造测试的高效片内和片外通信。

总线周期：总线周期是一个总线时钟周期的基本单位，总线信号时序参考了总线周期时钟。
AHB或APB的总线周期定义为从上升沿到上升沿的转换
ASB总线周期定义为从下降沿到下降沿的转换。

时钟复位
1、同步复位
同步复位：指只有当时钟有效沿到来时，才能进行复位。
(always @(posedge clk) begin if(!rst) ……end);
使用限制：a、复位信号的有效周期必粗大于一个时钟周期；
b、复位电路要考虑所有相关的组合逻辑电路的延时，加上时钟布线产生的 时钟偏斜(clock skew);
2、异步复位
异步复位是指无论是否时钟的有效沿到来，只要复位信号有效，就进行复位。
(always @(posedge clk or negedge rst_n) begin if(!rst_n) ….end);
优点：a、大多数的DFF都有异步复位端，因此直接采用异步复位可以节省资源。
b、设计相对比较简单。
缺点：a、如果异步复位信号在释放时(即撤销复位信号)，刚好发生在时钟有效沿附近，就容易使寄存器输出出现亚稳态。
b、复位信号容易受到毛刺的影响。
3、异步复位同步释放
为了避免异步复位出现亚稳态、同时发挥异步复位的优点，弥补他的缺点，一般采用异步复位、同步释放的方式。

低功耗设计
一、为什么要进行低功耗设计
a、 便携式设备—电池使用时间
b、 桌面系统------高功耗
c、 高功耗的影响：对系统可靠性、系统性能、系统生产以及封装成本、系统散热成本。
二、功耗类型

1、动态功耗
翻转功耗与传输的数据有关(是否有0/1变化)、短路功耗与短路电流有关(占比较小)
2、静态功耗
静态功耗主要由漏电流引起的功耗。
漏电流组成：PN结反向电流、源极和漏极之间的亚阈值电流、栅极漏电流(包含栅极和漏极之间的感应漏电流)、栅极和衬底之间的隧道漏电流。
为了满足工作频率越来越高的需求，就会降低晶体管的阈值电压，从而使得晶体管能够更加快速的翻转。但是不利的是，如果晶体管的阈值设置太低，晶体管不能完全关断，这将会产生很大的静态功耗。
3、CMOS工艺的发展与功耗的变化
a、 随之工艺的改进，电源电压随之减小以降低动态功耗，但同时降低了阈值电压Vt，导致静态功耗的增加。
b、 随着工艺的改进，系统的工作电压降更低，同事带来更低的晶体管动态功耗，但是由于时钟频率的提高和晶体管数目的增多，导致系统的总功耗越来越大。
c、 随着工艺的改进，系统的功耗不断增加，同时待机功耗和工作功耗越来越近，这主要是由电路中漏电流增大引起的。
总结：随着工艺的改进，晶体管的尺寸越来越小，同时带来的是更低的工作电压和更大的漏电流。工作电压的降低减小了晶体管的动态功耗，但是由于主频的提高及集体管的数目增多，系统的总功耗越来越大。由于漏电流的增大，静态功耗在系统总功耗中所占的比例不断增大。
三、低功耗设计方法

四、低功耗技术
1、静态低功耗技术
a、 多阈值工艺(Multi_Vt Design)方法
低阈值的标准逻辑单元：速度快、漏电流大。
高阈值的标准逻辑单元：速度慢、漏电流小。
因此在设计中在关键路径可以采用低阈值的逻辑单元优化时序，在非关键路径使用高阈值的标准单元来降低静态功耗。
优点：1可以大大降低系统的静态功耗
2没有任何面积开销
b、 电源门控(Power Gating)方法
通过采用高阈值的晶体管控制，相当于提高了阈值，可以有效的降低晶体管的漏电流，因为降低了静态功耗。
c、 体偏置(Body Bias)
晶体管阈值电压随体偏置而变化。在工作模式下，MOS管的体偏置为0，MOS管处于低阈值状态，翻转速率快。在等待模式下，MOS管的体偏置为反向偏置，处于高阈值状态，漏电流小。
2、动态低功耗技术
a、 多电压域(Multi-Voltage Domain)
在不同电压域之间使用一些电平转换单元，将输入电压范围转换成输出需要的不同电压范围(可以理解为，低电压对翻转速率产生影响，从而降低动态功耗)。
b、 预计算
通过判断输入向量在满足一些特定条件时将输入释放或屏蔽。
(寄存器保持)
c、 门控时钟(Clock Gating)

3、门级优化技术
a、 毛刺的消除(思想还是减少寄存器的翻转)
b、 逻辑级优化
调整门的大小、引脚的重分配、重排序操作、重新映射
c、 物理级优化
使用低功耗的库；使用低功耗的布局规划；基于功耗优化的布局规划；通过布局布线来减少毛刺；在优化布局的时候调整缓冲器和连线的大小；调整晶体管的大小减小负载电容。
d、 控制输入向量
4、RTL级的一些低功耗设计
a、 并行结构
b、 流水结构
c、 优化编码(典型格雷码代替二进制)
d、 操作数隔离(有点时钟门控的意思)