![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA学习入门必看
数字航海士
这个作者很懒,什么都没留下…
展开
-
vivado2017.4 与modelsimSE-64 10.4联合仿真
Vivado与 Modelsim 联合仿真一般有两种方法:第一种方法是将 Modelsim与 Vivado 关联起来,在 Vivado 运行仿真的时候,弹出 Modelsim 工具。这里我选择是vivado的安装目录创建一个名为vivado_library的文件夹。2、modelsim仿真:适用于高速接口之类的仿真,比如DDR3接口,modelsim可以加快仿真的速度。在刚刚的页面选择刚刚创建的文件路径,并且选择安装的modelsim win64文件路径。编译的时间可能会比较长。原创 2024-03-21 11:49:03 · 1008 阅读 · 1 评论 -
AXI BRAM CONTROLLER中关于存储深度的改动
ZYNQ PL端BRAM和PS通过AXI BRAM CONTROLLER相连时,BRAM必须为BRAM CONTROLLER MODE,数据位宽和数据接口数可以在AXI BRAM CONTROLLER中修改,但是发现深度无法修改,具体方法是在ADDRESS EDITOR中修改AXI BRAM CONTROLLER的range,综合后生效。有一次在做项目的时候需要在FPGA挂载Bram,在block中添加了Bram后,Bram的设置界面的深度是没有办法做更改的,我比较郁闷。最后在上网查询后得知。原创 2024-04-22 10:23:35 · 316 阅读 · 1 评论 -
BRAM读写 “Generate address interface with 32 bits”勾选不勾选的区别
当使用bram controller时Generate address interface with 32 bits一定被勾选,估计是axi4连用的结果,axi按字节编址,这种情况下每次地址要加(width/8),而普通情况地址加1就是读下一个位宽的数据。原创 2024-04-21 21:54:03 · 156 阅读 · 0 评论 -
FPGA开发设计规范
(1)所有综合工具都支持的结构:always,assign,begin,end,case,wire,tri,aupply0,supply1,reg,integer,default,for,function,and,nand,or,nor,xor,xnor,buf,not, bufif0,bufif1,notif0,notif1,if,inout,input,instantitation,module,negedge,posedge,operators,output,parameter。原创 2024-04-18 10:14:14 · 738 阅读 · 0 评论 -
书籍推荐(附上每本书的看点)
数字电子技术基础》,阎石,看一遍这本书,我感觉心里很踏实。很多基础笔试题,画图题都源于这本书,可以反复看;6、《硬件架构的艺术》,每一届都有人推荐这本书,值得拥有,我主要看了亚稳态和跨时钟域部分的内容。2、《verilog数字系统设计教程》,夏宇闻老师的蓝皮书,这本书里包含很多考试知识点;3、《SOC设计方法和实现》郭炜老师写的,我觉得他的低功耗设计讲得很好;1、《FPGA深度解析》,这本书的FIFO部分我觉得讲得很好;原创 2024-04-18 10:09:51 · 397 阅读 · 0 评论 -
FPGA学习路线
若想在一个领域深耕,则需要学习和了解该领域的专业和系统的知识,比如关于加密解密算法,深入学习的话需要掌握信息论、信息论与编码等更加专业知识。Pieces_thinking的博客 : https://blog.csdn.net/pieces_thinking?FPGADesigner的博客 : https://blog.csdn.net/FPGADesigner。李锐博恩(Reborn) : https://blog.csdn.net/Reborn_Lee。原创 2024-04-18 10:05:57 · 853 阅读 · 0 评论