fpga刷题
把自己刷的题总结到这里
数字航海士
这个作者很懒,什么都没留下…
展开
-
其他问题的汇总
TCM和cache应用场景的区别,如果用一个dma搬运数据到cache会不会解决内存空间的问题。flash cache DRAM SDRAM谁速度快,谁容量大?对低功耗设计有多少了解?有哪些低功耗设计方法。除了人肉看波形外,还有什么验证正确性的办法?指令乱序是出现在什么情况下是,怎么实现的。csic和risc-v的区别。分支预测是什么、有哪些方法。risc-v指令的特点。什么是cache一致性。数字IC关注什么工艺角。你了解过PCIE吗?原创 2024-03-31 11:15:34 · 92 阅读 · 0 评论 -
AXI协议相关问题
AXI协议(只问到outstanding)原创 2024-03-31 11:11:52 · 121 阅读 · 0 评论 -
同步异步相关问题
为什么一般的设计都是同步设计?同步电路和异步电路的优缺点?同步复位和异步复位的区别,异步复位同步释放又是什么?什么是同步电路,什么是异步电路?如何实现脉冲同步器和边沿同步器?同步复位和异步复位的优缺点?什么是竞争和冒险,如何消除?什么是同步时钟和异步时钟?原创 2024-03-31 11:07:54 · 111 阅读 · 0 评论 -
流水线相关问题
如何解决流水线中的冒险?原创 2024-03-31 10:59:08 · 354 阅读 · 1 评论 -
格雷码相关
空满判断,为什么要Gray码,使用了Gray码以后对FIFO深度有要求吗,如果FIFO想一次读写都是2个bit怎么办?格雷码和二进制码应用时如何选择?状态机如果应用格雷码进行状态编码需要注意什么?解释补码,热独码,格雷码?二进制与格雷码的相互转换?原创 2024-03-31 10:56:38 · 111 阅读 · 0 评论 -
数字IC和FPGA基本开发流程、FPGA基本构成
在IC流片后发现频率调快后出现问题,问题出现在哪?在IC流片后发现调整频率都无法解决问题,使用热风枪吹到70度后问题解决,问题出在了哪?LUT为什么能存数据呢?LUT是如何实现组合逻辑的?Altera与xlixn的FPGA有哪些组成?在布局布线的时候除了做时序约束还要做哪些约束?对低功耗设计有多少了解?有哪些低功耗设计方法。FPGA 不同bank之间什么不同?LUT和Block RAM如何选择?数字IC流程中插入扫描链的作用?FPGA和ASIC区别?数字IC关注什么工艺角?说一下IC设计的流程。原创 2024-03-31 10:53:34 · 91 阅读 · 0 评论 -
FPGA基本语法的考察
parameter 和 define ,local parame 的区别?reg和wire的区别,reg定义的变量一定是寄存器吗?原创 2024-03-31 10:45:30 · 112 阅读 · 0 评论 -
跨时钟域FIFO相关
空满判断,为什么要Gray码,使用了Gray码以后对FIFO深度有要求吗,如果FIFO想一次读写都是2个bit怎么办?如果不考虑读写时钟频率的关系,异步FIFO的深度的设定一般有什么限制嘛?介绍一下异步FIFO的原理以及内部如何实现跨时钟域?在同步设计中,FIFO对前后级的握手信号如何产生?同步、异步FIFO的区别,在设计中有哪些不同?单bit信号从慢时钟域到快时钟域有什么方法?会不会出现FIFO永远不够深的情况,为什么?跨时钟域处理时对单bit信号有什么要求?单口RAM实现同步FIFO的设计方法?原创 2024-03-31 10:42:49 · 129 阅读 · 0 评论 -
组合电路的问题汇总
什么是竞争和冒险,如何消除?原创 2024-03-31 10:33:42 · 93 阅读 · 0 评论 -
时序约束、分析、优化相关的题目汇总
时钟是不是越稳定越好,如果时序域量足够,是否可以容忍时钟的质量降低一些?分频用什么约束,set_clock_groups 是什么?什么是建立时间,什么是保持时间?如何修复建立时间和保持时间违例?亚稳态产生的原因,如何消除?为什么打两拍可以处理亚稳态?时序分析的路径有哪几种?原创 2024-03-31 10:30:25 · 140 阅读 · 1 评论 -
什么是同步电路,什么是异步电路?
在电路中同一个时钟源的时钟分频出来的不同频率的时钟作用于两部分电路,这两部分电路也是同步的。反之,不同时钟源的电路就是异步电路。异步时钟域所涉及的两个时钟之间可能存在相位差,也可能没有任何的频率关系,即所谓的不同频不同相。异步逻辑电路是各时钟之间没有固定的因果关系。同步逻辑电路是时钟之间有固定的因果关系。对于数据的角度来说,数据有。原创 2024-03-31 10:19:50 · 164 阅读 · 1 评论 -
什么是竞争和冒险,如何消除?
设计中最简单的避免方法是尽量使用时序逻辑同步输入和输出。(即让系统对冒险现象不敏感)信号由于经由不同路径传输达到某一汇合点的时间有先有后的现象,就称之为。由于竞争现象所引起的电路输出发生瞬间错误的现象,就称之为。3:使用时钟同步电路,利用触发器进行拍打延迟;1:增加滤波电容,滤除窄脉冲;2:修改逻辑增加冗余项;4:用格雷码计数器。原创 2024-03-31 10:11:32 · 212 阅读 · 1 评论 -
同步复位和异步复位的优缺点
缺点: 当复位信号宽度小于时钟周期时,可能需要一个脉冲展宽器,使得复位信号在时钟边沿能被正确采样;在采用门控时钟的设计中,复位信号有效是时钟可能处于关闭状态,复位无效;复位信号独立于时钟,只要复位信号发起,电路立即复位;同步复位:优点是可以保证复位只发生在有效时钟边沿,过滤掉复位信号毛刺。从资源方面考虑:fpga底层寄存器如果是异步复位那么就使用异步复位的电路更节省资源,如果FPGA底层的寄存器是同步复位的,那么就使用同步复位的电路更节省资源。复位信号独立于时钟,只要复位信号发起,电路立即复位;原创 2024-03-31 10:00:48 · 746 阅读 · 1 评论