Linux Makefile的编写与使用

最新推荐文章于 2022-10-14 17:48:21 发布

Gemini呆瓜

最新推荐文章于 2022-10-14 17:48:21 发布

阅读量902

点赞数 2

分类专栏： linux系统编程文章标签： linux bash 运维

本文链接：https://blog.csdn.net/weixin_50858253/article/details/121892917

版权

linux系统编程专栏收录该内容

2 篇文章 0 订阅

订阅专栏

Makefile是用于自动化编译的工具，通过编写规则定义目标文件及其依赖，实现一键编译。其工作原理是检查依赖文件与目标文件的修改时间，仅编译更新过的文件。Makefile支持变量和函数，如$(wildcard)获取目录下文件，$(patsubst)进行字符串替换，简化编写。此外，通过.PHONY定义clean规则，实现编译后清理临时文件。

摘要由CSDN通过智能技术生成

Makefile

一个工程文件中的源文件可能有很多，并且不同的功能、模块等都放在不同的目录中，常规的编译已经不能高效化的处理这样的问题，而Makefile就是为解决这一问题而来。

Makefile一旦写好，只需一个make指令，即可完成Makefile文件中所编写的所有指令，从而编译整个工程文件，极大的提高了效率。

make是一个命令工具，用来解释Makefile中的命令。

Makefile文件命名和规则

文件命名
采用makefile或Makefile都可。
Makefile规则
Makefile中的命令规则如下：
xxx（目标文件）：xxx（依赖文件）
（制表符）命令（shell命令）
其中，目标文件即最终要生成的文件（伪目标除外），依赖文件即生成目标文件所需的文件，命令即shell命令。

注意，命令前必须有一个tab缩进。

例如：
```
#Makefile
app: a.c b.c #目标：依赖
	gcc a.c b.c -o app #注意这行最开始的缩进
```
make以上这个Makefile后就会将目录下的a.c与b.c编译为目标文件app。

Makefile的工作原理

Makefile中的命令在执行前，会检查是否存在所需的依赖文件
如果存在：执行命令
如果不存在：向下检查其他规则，是否存在其他规则生成当前规则所需要的依赖，如果有，则执行该规则中的命令。
例如：
```
#Makefile
app: a.o b.o
	gcc a.o b.o -o app
a.o: a.c
	gcc -c a.c -o a.o
b.o: b.c
	gcc -c b.c -o b.o
```
在上方这个Makefile中，当执行到app规则时，会发现所需的依赖文件a.o与b.o都不存在于当前目录，所以会向下寻找是否有其他规则生成此文件，当寻找到a.o规则时，发现其是所需的文件，就执行gcc -c a.c -o a.o，b.o同理。
Makefile在执行规则中的命令时，会比较目标文件和依赖文件的修改时间
如果依赖文件晚于目标文件修改时间，即依赖文件在上一次生成目标后进行过修改，则会重新生成目标文件。
如果依赖文件早于目标文件修改时间，即依赖文件在上一次生成目标后没进行修改，则不会执行相应的命令。
例如，你对一个Makefile使用两次make，第二次会提示make："app"已是最新。

利用这个特性，在加上我们将依赖与目标分级生成，即上方第二个Makefile，这样当我们仅修改其中的a.c文件，再一次make只会执行a.o规则与app规则，b.o规则因为b.c未修改而不执行，这样可以大大减少资源浪费。

Makefile变量

以上虽然可以减少编译代码的重复量，但是如果一个工程中有1000个.c .h文件，我们编写一个Makefile就会浪费大量时间。因此，我们要采用一些变量来提高效率。

变量的获取
我们使用 $(变量名) 来使用变量。
自定义变量
我们使用 变量名 = 变量值 如 var = hello来自定义我们所需的变量。
例如上方第一个Makefile就可改写为：
```
#Makefile
rsc = a.c b.c
app: $(rsc) #目标：依赖
	gcc $(rsc) -o app #注意这行最开始的缩进
```
预定义的变量
有部分变量是系统预定义的，我们可以直接使用。
AR：归档维护程序的名称，默认值为ar
CC：C编译器的名称，默认值为cc
CXX：C++编译器的名称，默认值为g++
$@：目标的完整名称
$<：第一个依赖文件的名称
$^：所有依赖文件的名称
为了方便理解接下来的例子，我们简单讲解一下Makefile中的模式匹配。
%.o：%.c 中，%是 通配符，匹配一个字符串，而两个%则匹配同一个字符串。
例如上方第二个Makefile可改写为：
```
#Makefile
rcs = a.o b.o
app: $(rcs)
	$(CC) $(rcs) -o $@
%.o: %.c #上方规则会执行两次此规则
	$(CC) -c $< -o $@
```

Makefile函数

我们可以看到，上面这个Makefile已经相对简单了，但是，还是没有解决工程中文件很多的情况，rcs的获取还是要我们输入每个需要编译的文件，那么，就要采用函数来替我们去写入这些依赖文件。

$(wildcard PATTERN. . .)
这个函数的功能是获取指定目录下指定类型的文件。
其中参数PATTERN是某个目录下某种类型的文件，多个目录多个类型可用空格分隔。
返回值是一个若干个文件的文件列表，文件名用空格隔开。
例如：

$(wildcard ./*.c）返回当前目录下的所有以c为后缀的文件。
$(patsubst pattern, replacement, text)
这个函数的功能是查找text中的单词是否符合模式pattern，如果符合，则用replacement替换。
pattern可以包括通配符 % 。如果replacement中也包含 % ，那么replacement中的 % 将和 pattern中的 % 保持一致。
返回值为替换后的字符串。
例如：

$(patsubst %.c, %.o, a.c, b.c) 返回a.o, b.o。

这样，我们上面那个例子就可以改写为：
```
#Makefile
rcs = $(wildcard ./*.c)
objs = (patsubst %.c, %.o, $(src))
app: $(objs)
	$(CC) $(objs) -o $@
%.o: %.c #上方规则会执行两次此规则
	$(CC) -c $< -o $@
```

Makefile clean规则

在我们执行完make指令后，会发现当前目录下多出了很多以o为后缀的文件，但是我们仅需要最终的目标文件app，其他的都是多余的，我们该如何处理。clean规则就会帮助我们处理他们。

clean
我们只用将clean规则添加到Makefile的最后，即可在每次编译完成后执行clean规则中的命令。如：

#Makefile
rcs = $(wildcard ./*.c)
objs = (patsubst %.c, %.o, $(src))
app: $(objs)
	$(CC) $(objs) -o $@
%.o: %.c #上方规则会执行两次此规则
	$(CC) -c $< -o $@
clean:
	rm $(objs) -f #rm指令删除 -f迭代删除

但是你会发现当前目录下多出了一个clean目标文件，依旧会采用Makefile的策略，对比修改时间，导致我们时常及时执行了clean，还是无法清除文件，那么，我们就需要接下来这个操作。

我们将clean定义为伪目标，即 .PHONY：clean 那么它就不会生成目标文件，少了对比，那么每次都会执行。
例如：

#Makefile
rcs = $(wildcard ./*.c)
objs = (patsubst %.c, %.o, $(src))
app: $(objs)
	$(CC) $(objs) -o $@
%.o: %.c #上方规则会执行两次此规则
	$(CC) -c $< -o $@
.PHONY: clean #伪目标
clean:
	rm $(objs) -f #rm指令删除 -f迭代删除