hdlbits sim/circuit10（最佳解题方法）

学习了其他前辈，同时自己观察了一阵，供大家参考。

 代码如下：

module top_module (
    input clk,
    input a,
    input b,
    output q,
    output state  );
    
    always @(posedge clk)
        if (a&b)            state <= 1'b1;
        else if (~(a|b))     state <= 1'b0;
        else                state <= state;
    
    assign q = state ? (a~^b) : a^b;

endmodule

很简单，大家直接看，我不解释啦~