- 博客(80)
- 资源 (3)
- 收藏
- 关注
RSS订阅原创 拉曼光谱的airPLS处理算法原理及MATLAB示例
拉曼光谱被称作物质的“指纹谱”，能够表征分子的特征官能团，具有极高的特异性，在检测传感领域有极大的应用前景。但拉曼散射强度低，在实际的检测应用过程中还会受到噪声的影响。为减少拉曼光谱中的噪声影响，可利用airPLS--自适应迭代重加权惩罚最小二乘法可用于背景噪声的扣除。此方法已经被广泛的应用，它能有效扣除噪声，保留拉曼光谱的有效信息，增加拉曼光谱的信噪比。
2023-04-15 17:00:00
5740
3
原创 Verilog 每日一题（VL21 异步FIFO）
FIFO基本原理可见：https://blog.csdn.net/NJUzzf98/article/details/124353808?spm=1001.2014.3001.5502https://blog.csdn.net/NJUzzf98/article/details/124353808?spm=1001.2014.3001.5502题目描述请根据题目中给出的双口RAM代码和接口描述，实现异步FIFO，要求FIFO位宽和深度参数化可配置。电路的接口如下图所示。代码.
2023-04-14 12:49:05
272
原创 慧差\畸变 zemax示例
畸变：指物体成像时，实际像面与理想像面间产生的形变。也可以说是物体的像并非实际物体的等比缩放，是由于局部放大率不等而使物体的像产生变形。(Ychief 是指实际主光线在像面上的高度，Yref 是指参考光线通过视场比例缩放后在像面上的高度)：轴外物点发出的锥形光束通过光学系统之后，在理想平面处不能汇聚到一点，而是结成拖着尾巴的彗星形光斑。慧差是由外视场物点成像形成的，可以通过调整视场光阑的方法来调小慧差。外视场聚焦光斑变大，使图像外边缘像素拉伸而模糊。畸变只是影响像面的变形，不影响分辨率，即与光斑大小无关。.
2022-08-30 20:21:06
5399
原创 场曲 zemax示例（概念、校正）
场曲：Field Curv，即像场弯曲，只平面物体通过透镜系统后，所有平面物点聚焦后的像面不与理想像平面重合，而是一个弯曲的曲面。从光束的聚焦效果来看，最佳聚焦点在一个曲面上，像面上的像由清晰到模糊。对于一个单透镜，场曲是固定的必然存在的，称为匹兹万场曲。场曲弯曲半径近似为透镜焦距的2倍。：场曲并不是指像是弯曲的，而是物体成像后的最佳焦点的集合面试弯曲的。边缘和中心都很清晰，畸变不影响成像的清晰度，只改变像的形状。设计一个简单的单透镜，EFFL：100，F/#：5，FOV(半视场)：20，材料：K9。...
2022-08-29 10:51:35
10148
2
原创 像散 zemax示例（基本概念、子午面弧矢面）
1、像散（astigmatism）概念：轴外物点的光束在通过光学系统后，在子午面和弧矢面上的光斑不重合，从而产生弥散斑。在子午和弧矢方向上的光程差不相等，使得两个方向的光斑分离。由于像散是轴外视场物点的不完美性造成的，可以通过调整光阑的位置来减小像散影响。y扇形展示了子午面的光线效果，x展示了弧矢面的光线效果图，可见在聚焦情况完全不一致，左图已经聚焦，右图还没聚焦。类似于人眼的散光：由于在上下和左右方向的弯曲不同，导致成像时清晰度不一致。从光线像差图来说，Px和Py像差曲线不一致，说明系统存在像散。....
2022-08-26 21:00:59
11763
2
原创 球差产生的原因、定量分析和校正方法（zemax）
球差：球面像差，指物点发出光束通过球面透镜时，透镜不同孔径区域的光束最后汇集在光轴的不同位置，在像面上形成了圆形弥散斑。单透镜的球差不可消除。
2022-08-25 15:46:39
14324
原创 基于Verilog的同步FIFO原理及例题
FIFO基本原理、三种不同思路的基于Verilog的同步FIFO例题思路一：拓展地址位宽思路二：增加判断标志思路三：计数器
2022-06-07 22:12:57
1265
原创 LDO电源原理及应用要点
一、LDO结构二、特性参数三、LDO应用要点1、Vref 滤波 2、SENSE（感应）引脚处理 3、压降 4、电流降额 5、延时 6、纹波抑制 7、输出端的电容 8、分压电阻
2022-06-06 21:58:12
2590
原创 高速逻辑电平
1、TTL和CMOS电平不适于高速应用的原因2、高速电平的优势3、案例：差分对走线附近信号分布不均衡造成电磁辐射参考：《高速电路设计实践》
2022-05-30 12:49:53
754
原创 五分钟了解机器学习的基本概念
三分钟了解机器学习的基本概念-1、人工智能、机器学习、深度学习之间的关系2、什么是机器学习？3、机器学习的常见问题之 过拟合4、如何克服过拟合？5、机器学习的类型6、分类和回归
2022-05-27 12:26:16
14879
5
原创 逻辑器件与热插拔
高速电路中的逻辑器件热插拔功能介绍(局部掉电（Partial-Power-Down）\ 热插拔（Hot Insertion）\ 在线插拔（Live Insertion）\I_off、PU3S、BIAS Vcc)
2022-05-23 16:36:03
1787
1
原创 Verilog 每日一题 —经典时钟分频（VL17 任意小数分频）
经典时钟分频例题，针对任意数值倍数的分频此方法针对所有的小数都适用，总结流程为：1、确定周期数之比；如8.7——87比10, 4.2——21比5。2、确定奇数和偶数周期的长度；如8.7——87比10——8和9；4.2——21比5——2和3。3、计算奇数和偶数周期个数；如8.7—87比10—8和9—3个/7个；4.2—21比5—4和5—4个/1个。4、分别设置一个奇数偶数的计数器，偶数周期num/2时跳变，奇数周期（num-1/2）时跳变。
2022-05-13 14:29:19
1226
1
原创 Verilog 每日一题（VL16 占空比50%的奇数分频）
描述设计一个同时输出7分频的时钟分频器，占空比要求为50%注意rst为低电平复位信号示意图：`timescale 1ns/1nsmodule odo_div_or ( input wire rst , input wire clk_in, output wire clk_out7 );//*************code***********// //设置一个计数器cnt[2：0] re.
2022-05-13 11:11:14
622
原创 Verilog 每日一题（VL13 时钟分频（偶数））
题目描述请使用D触发器设计一个同时输出2/4/8分频的50%占空比的时钟分频器注意rst为低电平复位信号示意图：这一题看波形不难，都是50%的占空比就很简单了，上升沿翻转即可。clk_out2在clk_in上升沿翻转，clk_out4在clk_out2上升沿翻转，clk_out8在clk_out4上升沿翻转.详解如下：`timescale 1ns/1nsmodule even_div ( input wire rst , input .
2022-05-12 19:31:01
403
原创 逻辑器件的各类参数详解
高速电路中，逻辑器件的特性参数、器件极限参数表、(钳位二极管的应用)、推荐参数表、电气参数表、传输特性参数、（t_pd：传输延时、t_sk(o)：输出偏移失真）
2022-05-12 17:01:32
2206
原创 高速电路中逻辑器件应用要点
高速电路中逻辑器件应用要点TTL\CMOS\LVTTL\LVCMOS逻辑电平及其V_OH, V_OL, V_IH, V_IL阈值；逻辑器件的分类等；拉电流和灌电流等。
2022-05-11 22:19:30
1011
2
原创 逻辑器件相关的经典案例 (以及 总线保持 解析(Bus Hold))
高速电路设计中与逻辑器件相关的经典案例及分析总线保持解析(Bus Hold)
2022-05-09 22:38:43
2613
原创 Verilog 每日一题（VL7 数据累加输出）——进一步理解基于verilog的valid—ready双向握手
进一步理解valid-ready双向握手机制需要深入了解波形图及各个参数的意义，ready_a和ready_b表示上下游准备好了数据的传输，valid_a表示输入有效，valid_b表示已经完成四个数据的累加可以输出。。。
2022-05-09 15:16:20
2536
原创 高速电路中电容的选型和应用——详解
连0、连1下对电容选择的影响：Cmin = 7.8 X NUM X Tc/R；ESL：取决于器件类型和封装、ESR：取决于工作温度、频率、电阻导线等；滤波电容阻抗随频率变化特性、多电容并联对变化特性的影响；陶瓷电容、钽电容、铝电解电容、OSCON电容等
2022-05-05 16:50:54
2423
原创 高速电路中电阻的选择
----电阻的阻值、摆放位置等都需要慎重考虑主要包括电阻应用要点、业务板与主控板、热插拔可能带来的问题、考虑电阻功率、电阻在时序设计上的使用、电阻应用要点等
2022-05-04 20:33:42
1123
原创 高速电路设计实践——概述
低速设计与高速设计、硬件设计流程概述理解要点：信号的最高频率取决于其有效频率而不是周期频率；高速信号是指传输路径上各电平存在较大差异的信号。高速与低速的区别，不仅取决于信号频率，还取决于传输路径的长度。。。
2022-05-03 21:16:33
3245
原创 Verilog 每日一题 (VL24 多bit MUX同步器 跨时域输出)
题目描述在data_en为高期间，data_in将保持不变，data_en为高至少保持3个B时钟周期。表明，当data_en为高时，可将数据进行同步。本题中data_in端数据变化频率很低，相邻两个数据间的变化，至少间隔10个B时钟周期。电路的接口如下图所示。端口说明如下表所示。解题：这一题总体思路是将A时钟域输入信号，同步到B时钟域，并随B时钟上升沿到来而输出。这里的思路是在A时钟设立一个有效信号data_en，当data_...
2022-04-28 17:18:44
990
1
基于matlab的PCA主成分分析实例——包含数据及代码
2022-05-07
基于matlab的airPLS方法（迭代自适应加权惩罚最小二乘法）——绝对能用！
2022-05-07
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人