- 博客(2)
- 收藏
- 关注
RSS订阅原创 verilog报错
放在.v文件的第一行，如果上方命令引用该文件的参数，则会报错。define用法：`define ASIZE 13。`include "相对路径"
2023-08-25 20:37:03
672
1
原创 Verilog 中的define和parameter 的区别
与 `define` 不同，`parameter` 具有作用域，并可以在模块内部和模块之间进行传递。在上述例子中，`WIDTH` 被定义为 8，第二行中的 `reg [`WIDTH-1:0] data;总结起来，`define` 是一种简单的文本替换机制，而 `parameter` 是一种具有类型和范围的常量声明，在 Verilog 设计中更加灵活和可控。在 Verilog 中，`define` 和 `parameter` 都用于定义常量，但它们在使用和作用域方面有所不同。`define 宏名 值。
2023-08-20 11:39:48
370
2
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人