SPI通信原理

SPI总线介绍
SPI接口是Motorola （摩托罗拉）首先提出的全双工三线同步串行外围接口，采用主从模式（Master Slave）架构；支持多slave模式应用，一般仅支持单Master。时钟由Master控制，在时钟移位脉冲下，数据按位传输，高位在前，低位在后（MSB first）；SPI接口有2根单向数据线，为全双工通信，目前应用中的数据速率可达几Mbps的水平。
SPI总线被广泛地使用在FLASH、ADC、LCD等设备与MCU间，要求通讯速率较高的场合。

SPI接口共有4根信号线，分别是：设备选择线、时钟线、串行输出数据线、串行输入数据线。

（1）MOSI：主器件数据输出，从器件数据输入
（2）MISO：主器件数据输入，从器件数据输出
（3）SCLK ：时钟信号，由主器件产生
（4）NSS：从器件使能信号，由主器件控制（片选）

起始信号: NSS信号线由高变低，是SPI通讯的起始信号
结束信号：NSS信号由低变高，是SPI通讯的停止信号
数据传输：SPI使用MOSI及MISO信号线来传输数据，使用SCK信号线进行数据同步。MOSI及MISO数据线在SCK的每个时钟周期传输一位数据，且数据输入输出是同时进行的。SPI每次数据传输可以 8 位或 16 位为单位，每次传输的单位数不受限制。
主从设备间数据交换逻辑示意
主机和从机都包含一个串行移位寄存器，主机通过向它的SPI串行寄存器写入一个字节发起一次传输。寄存器通过MOSI信号线将字节传送给从机，从机也将自己的移位寄存器中的内容通过MISO信号线返回给主机。这样两个移位寄存器中的内容就被交换了。从机的写操作和读操作时同步完成的，因此SPI成为一个很有效的协议。

SPI的四种通信模式

时钟极性CPOL : 设置时钟空闲时的电平
当CPOL = 0 ，SCK引脚在空闲状态保持低电平；
当CPOL = 1 ，SCK引脚在空闲状态保持高电平。

时钟相位CPHA ：设置数据采样时的时钟沿
当 CPHA=0 时，MOSI或 MISO 数据线上的信号将会在 SCK时钟线的奇数边沿被采样
当 CPHA=1时， MOSI或 MISO 数据线上的信号将会在 SCK时钟线的偶数边沿被采样

STM32F4-SPI控制器特性

STM32的SPI架构剖析：
• 通讯引脚
• 时钟控制逻辑
• 数据控制逻辑
• 整体控制逻辑
到此SPI总线原理基本结束。