【原理图PCB专题】案例：Cadence能设计一个没有管脚的器件吗？

        在工作中突发奇想，如果Capture原理图中设计一个没有管脚的器件是不是可行？比如说有一些logo，如果在PCB绘制或完成时进行放置，那又怕会忘记。如果说在原理图就能放置，那么导入PCB后就可以直接变成器件的形式，是否就能完美的从设计上解决这个忘记放置的问题？

        因此做一个案例来尝试一下。首先在原理图中设计一个LOGO原理图符号库。这个符号库是不带有任何Pin脚的一个图形。我们取名叫做LOGO，并且配置PCB封装为LOGO_01。

        按实验要求，放置一张图片，不设置任何PIN脚和属性，就是一个LOGO图片。

         原理图中调用LOGO，实验是可以正常调用的。然后再放置一个正常的电阻吧，这样导网表的时候有个对比。