06存储系统

一、存储系统层次结构

1.技术指标

1. 存储容量
   主存存储容量：以字节B（Byte）为基本单位
   半导体存储器芯片：以位b （Bit）为基本单位
   存储容量以2^10＝1024规律表达KB，MB，GB和TB
   厂商常以10^3＝1000规律表达KB，MB，GB和TB

2. 存取速度
   存取时间：发出读/写命令到数据传输操作完成所经历的时间
   存取周期：两次存储器访问所允许的最小时间间隔

存储器主要用容量、速度和成本来评价

2.层次结构

寄存器
处理器内部的存储单元
高速缓存（Cache）
完全用硬件实现，提高访问主存储器的速度
主存储器
存放当前运行程序和数据，采用半导体材料构成
辅助存储器
磁记录或光记录方式
磁盘或光盘形式存放，可读可写或只读内容
以外设方式连接和访问

3.局部性原理

层次结构解决存储器件的容量、速度和价格矛盾
出色效率来源于存储器访问的局部性原理：
处理器访问存储器时，所访问的存储单元在一段时间内都趋向于一个较小的连续区域中

空间局部：紧邻被访问单元的地方也将被访问
时间局部：刚被访问的单元很快将再次被访问
程序运行过程中，绝大多数情况都能够直接从快速的存储器中获取指令和读写数据；当需要从慢速的下层存储器获取指令或数据时，每次都将一个程序段或一个较大数据块读入上层存储器，后续操作就可以直接访问快速的上层存储器

二、主存储器

主存储器由半导体存储器构成

半导体存储器的分类
● 制造工艺：双极型、MOS型
● 连接方式：并行、串行
● 存取方式：随机存取
● 按读写特性和易失性质
随机存取存储器RAM： 可读可写、断电丢失
只读存储器ROM： 正常只读、断电不丢失

存储器的存取方式：
半导体存储器采用随机存取：可以从任意位置开始读写，存取位置可以随机确定，只要给出存取位置就可以读写内容，存取时间与所处位置无关。
磁带存储器采用顺序存取：必须按照存储单元的顺序读写，存取时间与所处位置密切相关。
磁盘和光盘则采用直接存取：磁头以随机方式寻道，以数据块为单位顺序方式读写扇。

半导体存储器的分类如下图：

1.读写存储器

半导体读写存储器=随机存取存储器RAM

• 主要类型：

SRAM（静态RAM：Static RAM）
以触发器为基本存储单元
不需要额外的刷新电路
速度快，但集成度低，功耗和价格较高

DRAM（动态RAM：Dynamic RAM）
以单个MOS管为基本存储单元
要不断进行刷新（Refresh）操作
集成度高、价格低、功耗小，但速度较SRAM慢

• 存储结构

存储器芯片具有大量存储单元
每个存储单元拥有一个地址
存储1/4/8/16/32位数据
存储器芯片结构：
芯片的存储容量＝存储单元数×每个存储单元的数据位数＝2^M×N
M：芯片地址线的个数
N：数据线的个数

例：
存储结构2K×8
16K位存储容量
11个地址引脚
8个数据引脚

• 读写控制

片选（CS或CE）
片选有效，才可以对芯片进行读/写操作
无效时，数据引脚呈现高阻状态，并可降低功耗

读控制（OE）*
芯片被选中有效，数据输出到数据引脚
对应存储器读MEMR*

写控制（WE）*
芯片被选中的前提下，若有效，将数据写入
对应存储器写MEMW*

• 静态读写存储器SRAM

主要被用于小型微机系统
多为“存储单元数×8”的存储结构
6264 SRAM芯片
芯片容量：64K位
存储结构：8K×8
28脚双列直插（DIP）
13个地址线：A12～A0
8个数据线：D7～D0
控制引脚：CS1*，CS2，OE*，WE*
无连接：NC（No Connect）

• 动态读写存储器DRAM

DRAM芯片用一组地址引脚传送两批地址信号

第一批地址称行地址
用行地址选通信号RAS*下降沿锁存

第二批地址称列地址
用列地址选通信号CAS*下降沿锁存

一个信号WE*实现读写控制
数据输入引脚Din
数据输出引脚Dout

• DRAM的刷新

DRAM内部
有“读出再生放大电路”的刷新电路
设计有仅行地址有效的刷新周期
每次刷新一行存储单元

存储系统的外部刷新控制电路
将刷新行地址同时送达所有DRAM芯片
所有DRAM芯片同时进行一行的刷新
在一定时间间隔内启动一次刷新
每次行地址增量

• 高性能DRAM

FPM DRAM（快页方式DRAM）
同一行的传送仅改变列地址
页内访问速度加快

EDO DRAM（扩展数据输出DRAM）
数据输出有效时间加长（扩展）

SDRAM（同步DRAM）
公共的系统时钟，没有等待状态
支持猝发传送，内部采用交叉存储

DDR DRAM（双速率DRAM）
同步时钟前沿和后沿各进行一次数据传送

RDRAM（Rambus DRAM）
Rambus公司专利技术，全新设计

2.只读存储器

正常的工作状态，ROM只能读出
特殊的编程状态，多数ROM芯片也能写入
有些ROM芯片需要特殊方法先将原数据擦除，然后才能编程
ROM芯片的集成度较高，但速度较DRAM还要慢，一般用来保存固定的程序或数据
ROM芯片数据可长期保存，掉电亦不丢失，属于非易失性存储器件

• 主要类型

MROM（掩膜ROM）
掩膜工艺直接制作
OTP-ROM（一次性编程ROM）
允许用户进行一次性编程
EPROM（可擦除可编程ROM）
紫外光擦除、并可重复编程的ROM
EEPROM（电擦除可编程ROM）
擦除和编程（擦写）通过加电进行
Flash Memory（闪速存储器）
新型的电擦除可编程ROM
快速擦除整片或数据块

3.存储器地址译码

处理器地址总线个数多于存储器地址引脚个数
多个存储器芯片组成一定容量的存储系统
需要利用地址总线控制存储器片选信号

• 地址译码

译码（Decode）：将某个特定的编码输入翻译为有效输出的过程

存储器译码电路：可编程逻辑器件PLD；译码器；门电路组合

• 译码方式

全译码方式（地址唯一，空间连续）
使用全部微处理器地址总线
片内寻址：低位地址与存储器芯片地址引脚相连
片选寻址：高位地址经译码与存储器芯片片选引脚相连

部分译码方式（地址重复， 译码简单）
只使用部分微处理器地址总线进行译码
没有使用的地址信号对存储器芯片的工作不产生影响

• 8086的16位存储结构

对称的两个存储体（Bank）所构成
偶存储体（A0＝0）
对应所有的偶地址单元
（0、2、4、……FFFEH）
接处理器低8位数据总线D7～D0
奇存储体（BHE*＝0）
对应所有的奇地址单元
（1、3、5、……FFFFH）
接处理器高8位数据总线D15～D8
两个存储器芯片的片选端连接在一起