数字电子技术—组合逻辑电路的分析与设计

一、概述

按照逻辑功能的不同特点，可以将数字电路分为两大类：组合逻辑电路、时序逻辑电路

组合逻辑电路：电路的输出仅仅和当时的输入状态有关【无记忆性】

时序逻辑电路：电路的输出不仅仅取决于当时的输入，还和过往的状态有关【有记忆性】

通常时序逻辑电路必须有输出到输入的反馈线、使电路具有记忆性 

研究方向：分析 根据电路图分析电路实现的功能

                  设计 根据功能需求设计出电路

所用器件：SSI（小规模）、MSI（中规模）、LSI（大规模） VLSI（超大规模）

二、SSI组合逻辑电路的分析

分析步骤：由图写出表达式、化简表达式、列真值表、确定电路所实现的功能

分析实例：已知逻辑电路如图，分析电路的逻辑功能

三、SSI组合逻辑电路的设计

设计步骤：明确功能，进行逻辑抽象，确定变量个数、列真值表、写出逻辑表达并化简、根据化简结果画原理图

设计实例：用与非门设计一个表决电路，共有A、B、C三人进行表决，当多数人通过某提案时，则提案通过，同时A具有否决权，若全票否决也给出显示

【注】一个逻辑电路的设计通常都需要用类型的门电路实现，与非门或者或非门

四、组合逻辑电路的竞争与冒险

1、产生的原因

由于信号在器件内部通过导线和逻辑单元时，都有一定的延时，这个延时的长短由众多因素构成，由于这个延时，多路信号的电平值发生变化的瞬间，组合逻辑的输出就有了先后顺序，这种非同时性的变化，往往会出现一些不好的尖峰信号，这些信号被称为毛刺。

同一个门的多个输入信号，由于经过的门电路数目、导线长短等可能不同，会导致多个输入信号可能不是同一时间到达这种现象叫做竞争

逻辑门由于输入端的竞争而导致输出产生不该有的过渡干扰脉冲的现象，这种现象被称为冒险现象

2、判断方法

传统条件下判断冒险有两种方法：代数法和卡诺图法。

1.代数法：看逻辑函数中每一个变量是否以原变量和反变量的形式同时出现在表达式中，如果没有同时出现，电路一定不存在冒险现象。

如果有某变量以原变量和反变量的形式同时出现在表达式中，就要看能否在其它变量的特殊取值组合下使得电路出现这个变量的原变量与反变量相与、原变量与反变量相或的情况，如果可以出现，那么电路存在冒险现象。

2.卡诺图法：首先画出逻辑函数对应的卡诺图，将卡诺图化简画出对应的圈，看是否存在相切的圈，如果存在则有可能存在冒险现象。

3、消除方法

1.改变表达式的形式 【通过代数化简可能消除一些恒等式】

2.增加冗余项

【经验】在卡诺图中两个相切的圆就可能出现竞争冒险

 解决方法：在相切处人为的加一个圈，增加冗余项

3.在输出端并接电容，消除毛刺，电容越大、上冲的越慢，但是不能太大，否则会影响好的电平，在能消除毛刺的条件下，电容要尽可能小

4.增加选通脉冲

五、组合逻辑集成电路 （MSI）中规模集成电路

1、编码器

编码：用一组二进制数字来表示输入的一个数字或者信息

形式：输入多，输出少，输出端可以表达出个状态

分类： 普通编码器 每时每刻只允许一个输入有效

         【1】二进制编码器 输入与输出满足的关系的编码器（8 — 3 、4 — 2）

         【2】二 — 十进制编码器 输入是10个，输出是4个（BCD编码输出）

                典型应用：键盘

在中规模器件中，加入了一些标志位来区分容易混淆的状态，比如在二 — 十进制编码器的键盘应用过程中，通常有两种状态需要区分：一个都没按下、按下S0

          优先编码器：允许多个输入同时有效，但是根据设计好的优先程度来选择有效输出从而决定输出状态。只要有优先级高的输入有效，则输出即为对这个有效信号的编码

---

2、译码器

译码：将一组二进制数字还原成一个数字、一个信息；编码的逆过程

分类：二进制译码器、十进制译码器、显示译码器

二进制译码器（3/8、2/4、4/16）：74LS139：双二线-四线译码器  、74LS138：三线-八线译码器

十进制译码器：BCD码输入，十个输出（所谓的十进制译码编码就是十进制数的二进制表示）

显示译码器：七段显示器、数码管 由七个发光二极管组成，分为共阴极共阳极

CD4511： 公阴极显示译码器  有三个控制端 测试、灭灯、锁存 都无效时是正常译码功能，其它类型的器件也是大同小异，对应数据手册就可以了解使用方法。

出现非法的输入灯会全部熄灭，实际使用过程通常要接限流电阻

二进制译码器应用：

 1. 已知输入画输出的波形图 核心就是使能端的有效控制

 2. 译码器的扩展 输入端的高位用来实现“位选” 【选择多片芯片中哪一个有效】

 3. 实现逻辑函数 逻辑函数写成最小项表达式，在输出端加个与非门

 4. 用138译码器来组成数据分配器

---

3、数据选择器（MUX）

相反于内部有开关在控制信息传输路径，相当于于单刀多掷的开关

二选一：用门电路实现的  是小规模SSI

四选一：输出的逻辑函数所有最小项中只有一项为1

【注】对于中规模器件，应多关注其外特性，而不是内部的工作原理

应用：

【1】写逻辑函数

 方法：输入变量充当使能端，应用规律（同种输入情况下最小项只能有一项为1）；在出现的最小项的对应输入端接1，没有出现的接0

对于四变量的应用情况，可以提出三项，写出最小项，同理，有可能有的输入是和另一个变量相连接的

掌握设计思想，无论是四选一还是八选一都是一样的，需要将控制端拿出来，其余变量接在数据选择器的输入端子上

【经验】利用卡诺图来化简逻辑函数实现数据选择器：选好控制端后，水平或者垂直画卡诺图，可以确定输入端子输入的变量。

任何门电路都可以用四选一数据选择器来实现

【2】扩展 以十六选一为例

   用5片四选一实现十六选一

   芯片级联的处理核心：先选择对应的某一片的使能端

【3】并行输入串行输出

  通过使能端的控制把数字一位一位的传输出去

---

4、数据比较器

1位二进制比较器： 2输入 3输出（大于、小于、等于）

2位二进制比较器 ：4输入 3输出（大于、小于、等于） 可以用两个1位的比较器和基本门电路实现

集成数字比较器

1、74LS85（4位）比较器永远3个输出

     A=A3A2A1A0    有3个级间输入  有优先级问题

     B=B3B2B1B0

2、扩展 低位的输出端接到高位的级间输入端，以高位的输出表示最终结果

     可以进行串联的模式和并联的模式都可以达到比较的作用

---

5、算数运算电路

半加器和全加器

半加：不考虑低位进位

全加：考虑低位进位    可以用2个二进制半加器构成全加器

多位加法器

【1】串行加法器    结构简单、但是速度慢

【2】超前进位加法器

【3】集成电路加法器

  74LS283   4位二进制超前进位加法器

   应用：【1】8位数相加，两片串联

             【2】8421BCD转为余3码

减法运算：减法运算的核心是补码，利用加法器可以完成补码的加法

组合可编程逻辑器件（LSI）

---

6、PLD的结构、表示方法以及分类

PLD的结构：

PLD的表示方法：

1.连接方式 实心点是不可编程的连接点；打×点是可编程的连接点

2.基本门电路的表示方法：只有一个输入线

3.编程技术

 熔丝工艺  、电擦除、紫外线照射擦除

PLD的分类

   1.低密度 PROM、PLA、PAL、GAL

   PROM：与是固定的，或是可编程的

   PLA:与或均可编程

   PLA：与是可编程的，或是固定的

   GAL

   2.高密度 EPLD、CPLD、FPGA

以上为本人学习数字电子技术所做笔记，若有不妥之处，恳请各位指正