可编程计数器/定时器8253

一、功能结构图

共24引脚

二、8253的6种工作方式

方式0：计数结束产生中断     Gate端高电平有效  CLK下降沿计数 写入控制字后，OUT端起始电平低电平，当写入计数初值后仍为低电平，计数结束后会跳变到高电平，可以可以用计数结束后的这个上升沿来申请中断。 在计数过程中重新写入初值，会立刻生效，从新写入的值开始继续减一计数。

方式1：可编程单稳态触发器   Gate端上升沿触发   CLK下降沿计数 写入控制字后，OUT端起始电平高电平，写入计数初值后，等待Gate端的上升沿触发，Gate上升沿触发后OUT端变低电平，计数结束后继续为高电平，等待下一次的上升沿触发 即：在方式1的工作模式下，OUT端的负脉宽是进行减一计数的宽度，CLK*计数初值=负脉宽宽度 在计数值还未减到0的情况下，Gate端出现上升沿将会从计数初值重新开始减一计数，会延长负脉宽的长度 在计数过程中重新写入初值，不会立刻生效，需要等待Gate上升沿的到来。

方式2：n分频器 Gate高电平有效 CLK下降沿计数    n=计数初值  写入控制字后，OUT端起始电平为高电平，开始计数后，计数值减到1后，OUT端变低电平，保持一个CLK周期后，恢复高电平。 每个周期里只有一个CLK宽度的负脉宽

方式3：方波频率发生器 Gate高电平有效 CLK下降沿计数 写入控制字后，OUT端起始电平低电平，当写入初值后,OUT端为高电平，开始计数 当计数值为n/2【n为偶数】或者当计数值为（n+1）/2【n为奇数】时，OUT端变低电平，计数值减到0后，OUT端为高电平 计数初值n即为分频系数 例 n = 2,OUT端得到的波形是对CLK的2分频波形，即CLK波形频率是OUT端的波形频率的2倍。

方式4：软件触发选通脉冲  Gate高电平有效  CLK下降沿计数 写入控制字后，OUT端起始电平高电平，软件写入计数初值后即可触发计数，计数值减到0后输出一个负脉冲，在最初的软件触发计数后，以后的是否计数由Gate控制。

方式5：硬件触发选通脉冲   Gate上升沿触发 CLK下降沿计数 写入控制字后，OUT端起始电平高电平，硬件触发计数（Gate的上升沿）后，计数值减到0后输出一个负脉冲 在正常工作的任何时刻，只要识别到Gate的上升沿，都会重新触发

方式4和方式5都是为了输出一个负选通脉冲，只是触发方式不同。

三、控制寄存器 

D7 D6	计数器选择 00 计数器0 ；01 计数器1；10 计数器2；
D5 D4	计数模式选择 00 计数值锁存 ；01（低）8位计数；10（高）8位计数；11 16位计数；
D3 D2 D1	工作方式选择  000 方式0；001 方式1；010 方式2；011 方式3；100 方式4；101 方式5
D0	0：二进制 1：二-十进制（BCD

四、片内寻址

A1	A0
0	0	计数器0
0	1	计数器1
1	0	计数器2
1	1	控制寄存器

配合上片选信号和读写控制信号可以实现对计数器的读写操作和控制寄存器的写操作

注意：控制寄存器只能进行写操作，不能进行读操作