在DC的timing优化中，通过rtl转netlist然后优化，接着优化area。当compile-ultra运行时间过长时，可修改命令为incremental-only_design_rule来减少runtime。若netlist-incremental阶段主要是fixdrc，且timing已clean，仅执行fixdrc能节省时间。但要注意-only_design_rule只能与-incremental配合使用。
在DC 优化timing 的过程中，主要可以分为将rtl转化成netlist ，再对netlist 进行优化，最终再对area 进行优化。但是当整体的run time 较长的时候，我们可以更改一下compile_ultra 的cmd 去降低一下run time 。
当check dc.log 时候，发现在进行netlist（-incremental） 阶段的优化过程中发现tool 一直在fix drc （min_capacitance max_transition max_fanout max_capacitance），且该阶段timing 已经clean ，这时我们就可以只让tool 去fix drc 就可以了，这样也会减少一些run time 。
使用的cmd 为 compile_ultra -incremental -only_design_rule
需要注意的是-only_design_rule只能与-incremental一起使用！！！
扫一扫
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
