DC综合基本概念：compile_ultra -only_desin_rule

最新推荐文章于 2024-02-07 22:09:49 发布
最新推荐文章于 2024-02-07 22:09:49 发布
阅读量577 收藏
点赞数
分类专栏： DC综合 文章标签： database
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_52822919/article/details/130244037
版权

在DC 优化timing 的过程中，主要可以分为将rtl转化成netlist ，再对netlist 进行优化，最终再对area 进行优化。但是当整体的run time 较长的时候，我们可以更改一下compile_ultra 的cmd 去降低一下run time 。

当check dc.log 时候，发现在进行netlist（-incremental） 阶段的优化过程中发现tool 一直在fix drc （min_capacitance max_transition max_fanout max_capacitance），且该阶段timing 已经clean ，这时我们就可以只让tool 去fix drc 就可以了，这样也会减少一些run time 。

使用的cmd 为 compile_ultra -incremental -only_design_rule

需要注意的是-only_design_rule只能与-incremental一起使用！！！

机智山
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
cross_compile_ffmpeg-modified.sh
03-25
修改过的将大部分github资源转为指向Gitee上的镜像的一个编译脚本，同时外网的下载资源也转化为指向了ftp://localhost/xxxx ，使用前可先自行下载这些文件然后放到自己的本地Ftp中，详见我的文章 使用方法，先cline https://github.com/rdp/ffmpeg-windows-build-helpers 到Linux, 然后替换当中的cross_compile_ffmpeg.sh为本文件，运行，即可。
angular-compile::NG_button:Angular动态编译-将字符串转换为Angular组件
05-07
:NG_button: Angular Dynamic Compile-将字符串转换为Angular组件v2021.4.113 错误很明显:trade_mark:-MATRIX NodeJs LTS版本要求 >=12.13.0 建立在NodeJ上 v14.16.0 必须使用async和await关键字。 仅支持最新的LTS变体。 安装NodeJ： ://nodejs.org/en/download/package-manager/ 建立在Angular上 11.2.4 描述 用例 将标准字符串动态编译为功能齐全的Angular组件。 支持导入，导出和标准上下文。 安装 npm install --save p3x-angular-compile lodash @types/lodash # or yarn add p3x-angular-compile lodash @types/lodash 查看其工作原理和代码 ht
DC 视频教程 第六课
qq_38453556的博客
02-15 992
第六课 Synthesis Optimization Techniques 本节课主要讲综合中的优化策略。 top-down是直接从顶层开始综合；bottom-up是先从底层分模块一个一个加约束综合，最后再对top综合，往往在综合top层时已经不需要再添加额外的约束。 bottom-up方法需要对每个小模块分别添加约束和综合，工作量过大，因此top-down方法使用较多。 如果想做出性能优秀的芯...
DC 编译命令
小小黑的博客
11-26 8544
compile_ultra
MCU学习笔记_DC
niannian18的博客
04-29 1199
一、相关知识 1.set_dont_touch 在当前设计中的单元格、网、引用和设计以及库单元格上设置dont_touch属性，以防止在优化过程中修改或替换这些对象 使得DC在综合的时候不会给时钟网络加入BUFFER以满足skew的要求：set_dont_touch_network [get_clocks clk] 2.compile_ultra 对当前的设计进行高质量的编译，以获得更高质量的结果 3.create_colck 定义时钟周期和时钟源（port或pin）、时钟的占空比、时钟名等，
Design Compile使用说明
11-12
Design Compile是synopsys的综合软件，它的功能是把RTL级的代码转化为门级网表。资源适合DC的 初学者
compile_ultra -retime、optimize_register 关系与使用
qq_33759946的博客
11-26 5578
DC(design compiler) flow中retiming 相关命令与使用（compiler_ultra -retime、optimiz_register 和 pipeline_design）
第十七课：DC优化技术
qq_47485904的博客
04-01 2465
优化技术-干货满满~
IC设计中的DC综合学习记录——部分问题及解决方法
u011974971的博客
07-03 3702
DC综合中遇到的问题及相应的解决方案
DC学习综合与优化
花信风的博客
06-28 4193
一：综合策略 top-down & bottom-up1：top-down　　层次化结构，只对顶层设计进行全面约束，针对个别模块有特殊约束；比如管理模块（clock模块，reset模块等）的综合不会与工作模块（顶层模块）放在一起综合的。2：bottom-up　　对底层的各个模块定为current_design，进行综合，加上dont touch属性；若各层之间有group logic（如与门），还需要对group logic约束；这种风格的综合约束复杂且多。所有top-dowm方式用得更多3：综合里的关键字
compile_protobuf_protobuf:compile_protobuf_
09-30
protobuf 建立proto文件的依赖编译关系
MPEG-4.rar_MoMuSys compile lin_mpeg-4
09-14
MPEG4编解C源代码-已移植到ARM和DSP上[经典]
PyPI 官网下载 | compile_scss-1.0.1.tar.gz
01-31
资源来自pypi官网。 资源全名：compile_scss-1.0.1.tar.gz
DC综合脚本中文详细解释
热门推荐
weixin_38407219的博客
04-22 4万+
#script for Design Compiler DC综合编译脚本 #language:TCL 语言说明 #Usage: 使用说明 1)make sure the lib in the current directory 确保设计库在正确的文件夹下 2) if you have the file .synopsys_dc.setup, 用来设置是否定义过dc的启动文件， set synop...
DC(Design Compile)如何使用
buzhiquxiang的博客
03-12 5914
Design Compile 是 synopsys 的综合软件，它的功能是把 RTL 级的代码转化为门级网表。 综合包括： 转译（translation),在转译的过程中，软件自动将源代码翻译成每条语句所对应的功能模块以及模块之间的拓扑结构，这一过程是在综合器内部生成电路的布尔函数的表达，不做任何的逻辑重组和优化。 优化(Opitimization),基于所施加的一定时序和面积的约束条件，综合器...
【转载】DC的逻辑综合与优化
dinsh3100的专栏
04-11 3787
【转载】DC的逻辑综合与优化
IMPL5. Mux的综合策略
Gary的IC小站
08-08 1524
本文提纲 Mux两种综合方式 SELECT_TOP MUX_OP compile/compile_ultra 1. Mux两种综合方式 SELECT_OP MUX_OP 先初步看下其差异，后文总结： 2.SELECT_TOP 根据具体逻辑经过综合优化后，使用AOI/IOA等std cell搭建组成mux； a. 优点 可优化，面积小，速度快； b. 缺点 容易引入组合逻辑毛刺; 注：当mux的输入in1/in0端口存在逻辑时，由于综合优化的原因有可能会综合出引入组...
DC综合基本概念-bottom-up compile strategy
weixin_52822919的博客
03-03 512
DC综合，bottom-up
常用的文件系统、存储类型小整理
最新发布
Hehuyi_In的博客
02-07 3232
最近接触到了五花八门的文件系统、存储类型，名词听得头大，趁假期整理学习一番~
解释以下命令：compile_ultra -no_autoungroup -timing_high_effort_script set_fix_multiple_port_nets -all -buffer_constants -feedthroughs change_names -rule verilog -hierarchy set verilogout_show_unconnected_pins false
06-08
这是一个命令行工具的命令，其中包含了一些选项和参数，用于对 Verilog 代码进行编译和转换。具体的解释如下： - `compile_ultra` 是编译器的名称，用于将 Verilog 代码转换成底层硬件设计。 - `-no_autoungroup` 表示不自动对模块进行分组。 - `-timing_high_effort_script` 表示使用高效的时序分析脚本。 - `set_fix_multiple_port_nets` 表示对多个端口的网络进行修正。 - `-all` 表示对 Verilog 代码中的所有元素进行处理。 - `-buffer_constants` 表示将常量缓冲器化，以提高电路的可维护性和可读性。 - `-feedthroughs` 表示将连通性直接传递到输出端口，以提高电路的速度和性能。 - `change_names` 表示更改电路中的元素名称。 - `-rule verilog` 表示使用 Verilog 规则进行转换。 - `-hierarchy set` 表示设置 Verilog 代码的层次结构。 - `verilogout_show_unconnected_pins false` 表示在输出 Verilog 代码时不显示未连接的引脚。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值