LEC learning7: match step 前的preverify

在formality flow 中的match step 前有一步preverify :

Preverify mode can be used to perform setup operations on post-SVF modified design objects.

However only setup operations that do not modify the design database can be perform.

Such as preverify mode alleviates this problem by giving you access to the post-SVF processed register name.

预验证模式可用于对SVF修改后的design执行设置操作。但是,只能setup operations,不能修改design database。preverify模式通过允许您访问经过SVF处理后的寄存器名称来缓解这个问题

  • 0
    点赞
  • 3
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值