关于Quartus ii中.sof和.jic下载后结果不一致的问题

一、问题描述

        在 通过spi与mcu进行通信的项目 中，生成的.sof文件写进fpga后，运行正常，结果正常；但是将.sof文件转换后的.jic文件烧录进fpga后，则spi通信不正常。

二、解决方案

        发现异常后，反复确认.jic文件是否完全转换成功，反复确认是否是去掉“signal tap logic analyzer”导致全编译和增量编译出来的文件不同，反复确认自己代码是否存在问题，结果都于事无补。

        后面将“signal tap logic analyzer”添加回工程，然后编译生成.jic,再烧录进fpga。

        上电后，通过signal tap logic analyzer抓取波形，发现mcu在上电初始化后，发了两个时钟脉冲，fpga这边的设计逻辑与mcu的时钟脉冲存在联系，所以导致.sof和.jic下载后结果不一致。

        解决方法有几个，针对我的问题，一个是可以上电复位fpga时间长一点，待mcu初始化稳定，fpga再运行，第二个是可以让mcu解决这个上电初始化的spi clk问题，第三个是可以优化自己的逻辑。

        问题定位出来了就好解决了，我认为fpga难的一点就是难定位问题。

        最后通过优化fpga代码，解决了这个问题。

        为什么在原逻辑基础下，.sof文件写进去是正常的。因为烧录.sof文件时是不需要断电的，mcu的初始化问题不会影响到fpga。

三、总结及后言

        所以.sof和.jic下载后结果不一致，如果.jic文件是对的，.sof文件运行正常，多半是逻辑问题，如果设计到跟外部通信等问题，多半是外部问题。

        关于这个fpga与mcu通信的设计，折腾了很长一段时间，到最后发现是这款arm架构的mcu的硬件spi不太符合我们的预期，后面再写一份相关的总结详细记录一下。

        做fpga的，首先要写得一手好代码，在这个基础上相信自己的代码，功能仿真要做，设计思维要灵活，先确保自己的代码逻辑没问题。

        然后就是，多抓波形！多抓波形！多抓波形！

        致敬Q工！！！