Allegro等长走线设计遇到的一些问题

最新推荐文章于 2024-08-13 15:27:59 发布
最新推荐文章于 2024-08-13 15:27:59 发布
阅读量791 收藏 5
点赞数 4
分类专栏： allegro相关小技巧 文章标签： pcb工艺
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_54787054/article/details/127475695
版权

Allegro等长走线设计遇到的一些问题

在做Allegro的等长走线，有几点有些迷糊，求各位指点
1.基准线应该选最长的，最短的还是适中的？
这个不是任意选择的，需要看设计需求，一般是选择时钟作为一组线的基准
2.设置等长线的Min/Max Propagation Delay时，是不是先连好线，根据未绕等长线的长度进行最大最小值选取，还是不用先连线就有办法设置最大最小值？
无需连线就可以设置，见下图

在这里插入图片描述

不觉明了
关注
  • 4
    点赞
  • 踩
  • 5
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 5
    评论
专栏目录
allegro如何设置走线等长
weixin_42499230的博客
05-16 1131
设置走线等长！
Allegro如何设置差分动态等长规则操作指导
weixin_54787054的博客
12-24 2587
Allegro上可以对差分设置动态等长规则，让差分对在任意一段距离上都是满足等长误差的，尤其是在差分对走线较长的情况下。如何设置差分动态等长规则操作指导。Max length 输入500。选择Dynamic Phase。Tolerance输入5。不满足要求的就是红色。
allegro学习之如何设置过电阻的等长线规则
weixin_37879993的博客
05-17 1万+
过电阻的等长线设置第一步，红色圈圈内的图标就是规则管理器，点击打开我们可以看到这样哒：等长线规则在Relative Propagation Delay(相对传播延时)我们发现所有的网络属性都是Net，如果我们想要过电阻等长布线，则需要将高速信号的网络建立Xnet属性。接着，我们点击Signal Model,如下图所示：会出现如下AUDIT ERRORS,不要在意，直接点ok即可。会出现Signal...
Allegro 走线长度设置
望都者
11-03 5032
1、打开约束管理器 2、显示设置    Setup ------>constraints ----------->Modes
Allegro给pin添加花连属性操作指导
weixin_54787054的博客
11-08 729
左边选择DYN_FIXED_THERM_WIDTH和DYN_THERMAL_CON_TYPE属性。在设计的时候，考虑到焊接的良品率以及后续返修更加方便，会对器件的pin进行花连设计，如下图。DYN_FIXED_THERM_WIDTH输入花连的线宽，比如15。DYN_THERMAL_CON_TYPE也可以选择DIAGONAL。上面是对通孔pin的设置，SMD pin也是同样的操作，效果如下图。DYN_THERMAL_CON_TYPE选择ORTHOGONAL。点击ok，得到花连效果。
Allegro走等长线设置
宁静致远的博客
03-28 1万+
Allegro走等长线设置cadence PCB走等长线设置 https://www.sohu.com/a/250499005_657253 提到绕等长的问题，就不得不说一下等长约束规则的设置了。在allegro的规则管理器里，只有你想不到的规则，没有设置不了的。正是因为其五花八门，所以经常有很多的BUG出现，对于很多人来说，建规则会成为比较难跨越的高山。 等长规则的设置有多种不同的方法，有傻白甜型，有端方君子型，有腹黑高冷型，总有一款适合你的。 1 做人从傻白甜开始 望文生义，傻白甜就是操作简单，结果尽
Allegro设计PCB经验
07-25
但设计过程中难免会遇到一些具体的问题，以下是对这些知识点的详细说明。 首先，关于在Allegro中制作元器件封装时，对于那些没有电气连接的焊盘，其pin number的定义问题。在实际设计中，我们往往在放置焊盘时需要...
Cadence allegro16.5使用技巧问题总结贴
08-04
在使用Cadence Allegro 16.5版本进行PCB设计时，掌握一些使用技巧和问题解决方法，可以有效提升设计效率和质量。以下将详细介绍在Cadence Allegro 16.5使用过程中遇到的一些常见技巧和问题解决方案。 1. 自动布线后...
为您解答PCB设计中会遇到的10大问题
08-25
下面我们将详细探讨在PCB设计中常见的10大问题及其解决方案。 1. 地的连接问题：在多板系统中，不同PCB之间需要进行地线连接，以保证信号的稳定传输。为避免形成环路噪声，设计时应尽量减小地线回路面积，使用平面...
Cadence Allegro 16.6操作技巧_如何解决走线框显示不足的问题.docx
07-22
然而，在使用过程中，用户可能会遇到一些问题，比如本文所讨论的“走线框显示不足”的情况。这一问题会影响到设计师的正常工作流程，因为他们无法看到所有必要的布线参数选项。 首先，我们需要理解“走线框显示不足...
allegro如何等长走线
热门推荐
weixin_62567907的博客
01-02 2万+
1、打开规则管理器 2、找到等长规则设置将需要做等长的网络选中建立一个等长组 3、填写等长组名称 4、设置等长长度 此长度为正负范围的。例如需要1.27mm表示 -1.27mm到1.27mm。 5、打开分析模型。analyze→analysis modes。 6、需要等长走线的等长组需要预留走等长的空间，然后将等长组的参考网络固定，系统默认等长组中最长的网络为参考 7、走等长。使用此功能将不等长的线走至等长误差范围之内。 8、走等长时，，右下角有等长延迟提...
Allegro添加相对传输延迟的等长规则设置
ltqdxl的博客
05-15 3458
怎么去添加相对传输延迟的等长规则，首先讲述的是通过直接添加法去添加，直接添加法只适用于点对点的传输模式，中间没有任何串阻、串容的情况，具体操作如下所示： 01 打开规则管理器 打开规则管理器，执行菜单命令Setup-Constraints，在下拉菜单中选择Constraint Manager，如图1所示，进入到规则管理器中； 图1 规则管理器示意图 02 Relative Propagation Delay 进入到规则管理器之后，在CM左侧的目标栏中选择Net，在Net中选择相对传输延迟选项Relativ
allegro16.5—relative propagation delay检查
Ani的博客
09-12 9285
Delta:Tolerance：用于定义定义走线与参考线的误差长度，如上设置为0.00MIL:10MIL。前面的0.00MIL表示TARGET加上Delta值与组内其他走线进行比较；后面的10MIL表示组内走线线长的误差为10MIL（±10MIL）。 Actual（当前值）：表示目标线长与实际线长的的差值，可以参考后面的+/-值进行判断。 Margin（余量）：Delta:Tolerance中
Allegro中走线长度的设置
望都者
02-04 9111
PROPAGATION_DELAY PROPAGATION_DELAY这个设定主要用来对Net绝对长度的设定,如要求设定一组Net的长度要在Min Mil到 Max Mil之间的话,就可以用这种设定来完成.   要求走线Net长度在Min与Max之间就正确,否则会有DRC错误提示 设定步骤 1. 点击菜单Edit>Properties 2. 选择要设定的Net 3. 选择PROPAG
Allegro等长设计之Analysis模式设置
weixin_43244476的博客
04-28 394
Allegro等长设计Analysis模式设置
41-设计规则：线宽规则
最新发布
HideAsn的博客
08-13 453
41-设计规则：线宽规则
评论 5
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

不觉明了

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值