数电大纲笔记

基本逻辑门电路

1.与门、或门、非门、或非门、与非门、或非门、与或非门（逻辑功能分类）

与门：只有输入全为1时，输出才为1，否则为0；
或门：只要一个输入为1，输出为1，全0输出为0；
非门：输入为1，输出为0；输出为0，输出为1；
异或门：输入相异，输出为1；
同或门：输入相同，输出为1；（异或门后加上非门即可）
与非门：有0出1，全1出0；（与门后加上非门）
或非门：有1出0，全0出1；（或门后加上非门）

---

2.OC门、OD门、三态门、CMOS传输门

OC门（对应于TTL电路）：
概念：集电极开路的门电路
作用：自己加上拉电阻和电源，可增加驱动能力（但注意灌电流，即流入芯片所能承受的最   大电流）；实现线与逻辑；
OD门（对应于CMOS电路）：
概念：为漏极开路的门电路
作用：和OC门类似
三态门：
概念:具有三种状态的门电路，分别为高电平、低电平和高阻态
CMOS传输门：
概念：MOS管的漏极和源极结构对称，可互换使用，因此CMOS传输门的输出端和输入端也可互换；                                                                                                                                                    集成逻辑门电路的选用：工作频率的要求（高低电平翻转所需时间）；输入电源电压要求；功耗问题；电平翻转对输入电压的要求；注意灌电流（输入电流）和拉电流（输出电流）

---

*TTL集成门电路、CMOS集成门电路（电路结构）

 TTL：输入端和输出端都用三极管的逻辑门电路,TTL电路输入端悬空时就相当于输入高电平。
 CMOS：用互补对称MOS管构成的逻辑门电路。相对TTL电路的特点：功耗极低；抗干扰能力强；电源电压范围宽；输出信号摆幅大（UOH约为VDD,UOL约为0V）； 输入阻抗低；扇出系数大（带负载能力强）；对于一般情况下，TTL门比CMOS门电平翻转快一些；                               闲置输入端的处理：与门和与非门-多余输入端接正电源或与有用输入端并接；或门和或非门-多余输入端接地或与有用输入端并接；CMOS电路多余输入端与有用输入端的并接仅适用于工作频率很低的场合；CMOS电路多余输入端不允许悬空

---

3.组合逻辑门电路测试
1）根据电路分析逻辑功能
概念：组合逻辑电路是有一些逻辑门电路搭建，为实现某种功能而组合的电路
特点：在任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关
方法：根据图分析组合逻辑：组合逻辑电路图-->逻辑表达式-->最简表达式-->真值表-->确切电路功能
2）根据题目要求设计相应功能逻辑电路

---

4.编码器与编译器

1）编码器
二进制编码器：用n为二进制数码对二的n次方个输入信号进行编码的电路
二-十进制编码器：将0·9十个十进制数转换为二进制代码的电路。又称十进制编码器。
优先编码器（CT74LS147)及其测试：允许同时输入数个编码信号，并只对其中优先权最高的信号进行编码输出的电路；普通编码器在任何时刻只允许一个输入端请求编码，否则输出发生混乱
2）译码器(编码器的逆过程）
 二进制译码器
二-八进制译码器
二-十进制译码器
数码管显示译码器及其测试

---

5.触发器

---

*数字电路：分为组合逻辑电路和时序逻辑电路两大类；组合逻辑电路的基本单元是门电路，时序逻辑电路的基本单元是触发器；
* 触发器与门电路的区别：门电路某时刻输出信号完全取决于该时刻的输入信号，无记忆功能；触发器具有记忆功能，能够在无信号的情况下保持上一次的信号

---

触发器的现态和次态：现态Qn--触发器接收输入信号之前的状态；次态Qn+1--触发器接收输入信号之后的状态

基本触发器、同步触发器和边沿触发器（电路结构分类）
基本触发器：输入信号直接加到输入端，是触发器的基本电路结构，是构成其他类型触发器的基础
同步触发器：输入信号经过控制门输入，控制门受时钟信号CP（clock pulse)控制
边沿触发器：只在时钟信号CP的上升或者下降沿时刻，输入信号才能被接收
*边沿触发器包括：JK触发器、T触发器、D触发器、T'触发器
*RS触发器、JK触发器、D触发器、T触发器、T'触发器（逻辑功能）

基本RS触发器及其测试
S非端（set)为置位端，低电平有效，输出为1；
R非端（reset)复位端，低电平有效，输出为0；
 *S非端、R非端不能同时为0，当两者都为1时，输出保持为上一状态；R=1,S=0，置1；R=0,S=1，置0（读真值表）
时钟控制R-S触发器
特点：具有时钟输入引脚CP；输出信号不仅和输入信号有关还和时钟信号相关
当CP=1时：
S为置位端，高电平有效，输出为1；
R为复位端，高电平有效，输出为0；
S、R端不能同时为1；当S和R都为0时或CP=1时，输出保持为上一状态；当CP=1时，R=1,S=0，置0；当CP=1时，R=0,S=1,置1；（读真值表）
JK触发器及其测试
概念：凡是具有保持、置1、置0、翻转功能的电路都称为JK型时钟触发器，简称JK触发器
J=0,K=0,保持；J=1,K=0,置1；J=0,K=1,置0；J=1,K=1,翻转；
T型触发器
概念：凡具有保持、翻转功能的电路，即当T=0是保持状态不变，T=1时翻转的电路，都称为T触发器；
当J=K=T时，JK触发器即为T触发器
D触发器
概念：凡具有置1、置0功能的电路都称为D型时钟触发器，简称D型触发器或D触发器；
当D=1,置1;D=0,置0；
当J=D,K=非D时，JK触发器即为D触发器 
T'触发器
概念：每来一次时钟脉冲，信号就翻转一次
实现:由D触发器，将D引脚与Qn非引脚相连，实现翻转

---

6.计数器

定义：用以统计输入技术脉冲（CP）个数的电路
原理：计数器内部由触发器构成，触发器具有记忆功能，1个触发器单元能储存1为二进制数
应用：计数，定时和分频
分类：CP脉冲引入的方式：同步、异步计数器
            计数值的增减趋势：加法、减法、循环计数器
            计数容量：二进制、十进制、任意进制计数器
同步计数器和异步计数器的区别
         同步计数器的外部时钟端都连在一起，而异步计数器没有；同步计数器在外部信号到来时触发器同时翻转，而异步计数器的触发器为串行连接。工作效率较低；
        异步计数器输出状态的建立，要比CP慢一个传输时间，容易存在竞争冒险；
同步二进制计数器及其测试
同步十进制计数器（74LS192)
任意进制计数器