本文介绍了数字电子技术的基础知识，涵盖组合逻辑电路的常用模块，如编码器、译码器、数据选择器和加法器，详细讲解了全加器和半加器的工作原理。同时，文章探讨了半导体存储电路，包括SR锁存器、触发器的分类及工作方式，如JK、D触发器等。最后，简单提及了时序逻辑电路的概念及其重要组成部分——移位寄存器和计数器。
组合逻辑电路
定义：任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。
特点：与历史状况无关，就不能包含存储单元。逻辑表达式的直接实现。输入输出不要有闭环。
常用组合逻辑电路模块
编码器
编码含义：为了区分一系列不同的事物，将其中的每个事物用一个二值代码表示。
逻辑功能：将输入的每一个高、低电平信号编成一个对应的二进制代码。
普通编码器
任何时可只允许输入一个编码信号，否则将发生混乱。
eg：8 线-3 线编码器，它的输入时 I0~I7 八个高电平信号，它的输入是 3 位二进制代码 Y2Y1Y0
优先编码器
允许同时输入两个以上的编码信号，设计是以将所有输入信号按优先顺序排了队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。
eg：8 线-3 线优先编码器 74HC148
译码器
译码含义：编码的反操作。
逻辑功能：将每个输入的二进制代码译成对应的输出高、低电平信号或另外一个代码。信息处理完后的表达。
二进制译码器
输入一组二进制代码，输出一组与输入代码一一对应的高、低电平信号。
eg：3 线-8 线译码器，A2,A1,A0 是输入端，Y0~Y7输出端，其采用二极管与门阵列构成。
eg：74HC1138，CMOS 门电路组成。
最低0.47元/天 解锁文章
扫一扫
4625
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
