AD学习之差分走线

问题1,新建差分走线类

问题2,差分走线间距与普通走线间距冲突

1,新建差分走线类:在panels打开PCB——选择Differential Pairs Editor——新建差分类别——为差分类别添加成对的网络——新建差分规则

公差选择10mil

默认100欧姆的差分规则5mil/7mil

2,间距冲突

在规则里新建一个规则,并将其优先度置于最前。设置第一个目标为所有差分网络,即“  InDifferentialPairClass('All Differential Pairs')    ”,第二个目标为走线,即  “IsTrack” ,然后将二者之间的所有间距规则都改为7mil。

报错小结:因为有一根线需要调整位置,重新更新网表后,发现原来布好的差分线却报错了?!原因是因为,重新更新网表后,之前在PCB中设置的差分类别都被覆盖了,所以DRC没有检测到差分类别就报错了。查找了网上发现是现在的这种画图的思维存在bug:“

  1. 印象最深刻的错误是差分规则的创建引起的错误。目前网络所能查到的差分规则创建方法(除官网)都是基于PCB 编辑下,利用手动输入差分网络进行分类配对,创建差分线相关的规则参数。这样做其实是错误的,如果这样做,那么原理图每更新一次网表到PCB时都会要手动选择多次是否删除差分类或组。实际上很多使用者,在导入网表时直接就选择了更新网表选项。这样所有的差分类都会删除,到最后的DRC检验时就会找不到差分规则而不报错。或者说误报。

参考一位博主Bob_bate的文章

关于Altium Designer 差分线规则设置的方法纠偏_ad中的差分对在原理图中label需要改变吗-CSDN博客

  • 5
    点赞
  • 7
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
AD21差分走线是一种电路设计技术,用于抑制电磁干扰和提高信号质量。差分信号由一对互补信号组成,其中一个信号是原信号的反相。差分走线的目的是保持这对信号在整个传输路径中的相对位置保持一致,同时尽量减少信号间的干扰和损耗。 差分走线的关键是保持信号对的相邻导线的长度和位置尽量相等。首先,在布线设计中,将两个互补信号引脚布置在导线的同一侧,以确保它们的路径尽量相似。然后,将两个信号线保持平行,并尽量减小它们之间的间距。这样可以减少相邻导线之间的电磁耦合和串扰。 此外,差分走线还需要考虑信号线的长度匹配。对于高频信号,特别是时钟信号,两个差分信号之间的长度差距越小越好。因此,在布线过程中,可以使用折返布线技术,也称之为“等长线布线”,使两个差分信号在整个传输路径上保持相同的长度。 差分走线还需要考虑信号线的阻抗匹配。通过控制差分信号线的宽度、间距和介质常数,可以确保差分信号的阻抗与信号源和终端之间的匹配。这样可以最大限度地减小信号的反射和干扰。 总之,差分走线是一项重要的电路设计技术,用于提高信号质量和抑制干扰。它要求保持差分信号的相对位置一致、长度匹配和阻抗匹配。通过合理布线和设计,可以有效地提高电路的性能和可靠性。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值