2021-05-07

Modelsim和Quartus联合仿真

一、实验目的
Quartus+modelsim的联合仿真
二、实验过程
1、打开quartus新建一个工程add4
2、在选择所保存的文件夹后并进行芯片选择Simulation中选择Modelsim保存完成
3、打开Verilog，将我们写的代码输入并保存在自己刚才保存的文件夹中,并将该文件夹命名为add4.
module add4(S,COUT,CIN,X,Y);
output COUT;
output [3:0] S;
input CIN;
input [3:0]X,Y;

reg [3:0] S;
reg COUT;

always @(X ,Y, CIN)
{COUT,S}=X+Y+CIN;

endmodule

module tb_41;
wire COUT;
wire [3:0] S;
reg CIN;
reg [3:0]X,Y;

initial
begin
X=4’b0000;Y=4’b0000;CIN=1;
#10 X=4’b0000;Y=4’b1110;CIN=1;
#10 X=4’b0101;Y=4’b1010;CIN=1;
#10 X=4’b0000;Y=4’b0000;CIN=0;
#10 X=4’b0000;Y=4’b1110;CIN=0;
#10 X=4’b0101;Y=4’b1010;CIN=0;
#10 $stop;
end

add4 my_add4(S,COUT,CIN,X,Y);

endmodule
3、选择settings并进行操作运行，选择processing中的start中的Start Text Bench Writer
并进行编译，找到自动生成的text bench文件

5、实验截图

三、实验视频

[video(video-MWkU8w78-1620398015096)(type-tencent)(url-https://v.qq.com/txp/iframe/player.html?vid=b32444odzpq)(image-http://puui.qpic.cn/vpic/0/b32444odzpq.png/0)(title-Modelsim和Quartus联合仿真#INTO1#
)]