计算机组成原理
文章平均质量分 53
B612_Q
这个作者很懒,什么都没留下…
展开
-
现代时序硬布线控制器设计
实验目的帮助学生理解现代时序系统中硬布线控制器的设计原理。实验内容在实现指令译码、现代时序状态机模块后,最终实现硬布线控制器的集成,在下图中完成硬布线控制器框架连接,注意硬布线控制器组合逻辑不需要实现直接采用微程序控制器的控制存储器代替即可。电路引脚信号输入输出位宽功能描述IR输入32MIPS指令字CLK输入1时钟输入equal输入1条件状态信号,相等标志控制总线输出22所有控制信号汇总而成的控制总线当前状态值输出5原创 2021-05-16 20:41:25 · 2863 阅读 · 0 评论 -
现代时序硬布线控制器状态机设计
实验目的帮助学生理解现代时序系统中硬布线控制器设计的基本原理,学生能设计硬布线控制器核心部件状态机模块。实验步骤:利用数字逻辑电路相关知识设计现代时序硬布线核心部件状态机模块,实际状态机如下图:按状态图填写5号excel表,自动生成次态逻辑表达式后,即可在logisim中自动生成该电路。电路完成图:电路引脚信号输入输出位宽功能描述S4输入1现态输入第4位S3输入1现态输入第3位S2输入1现态输入第2位S1输入1原创 2021-05-16 16:05:47 · 3856 阅读 · 5 评论 -
采用微程序的单总线CPU设计
实验目的帮助学生理解单总线结构CPU基本原理,能设计基于微程序控制器的单总线CPU,使得MIPS程序能在单总线结构上运行,最终能运行简单的排序程序sort-5.hex。实验内容完成前面所有实验关卡以后,在本关进行最终的联调,测试排序程序。在RAM中加载sort-5.hex程序,ctrl+k自动运行,程序应该运行至0x7c1节拍停下,指令计数为251,注意最后一条指令是一条beq分支指令,会跳回当前指令继续执行,是死循环。内存数据如下:MipsOnBusCpu-1.circ ◆单总线C原创 2021-05-16 13:19:35 · 3416 阅读 · 2 评论 -
单总线CPU微程序控制器设计
实验目的帮助学生理解微程序控制器基本原理,要求学生能够设计微程序控制器。实验内容完善下图中的微程序框架,将微程序入口查找逻辑,判别测试逻辑,控制存储器等部件进行适当连接,实现微程序控制器的主要数据通路,设计微程序并加载到控制存储器中。实验步骤:微程序设计可以通过填写3号EXCEL文件中的微程序自动生成表自动产生导入控制存储器中时钟触发的方式是下降沿连接多路选择器选择端的条件判别逻辑需要使用分线器匹配数据位宽这里是分线器配置:最终电路完成图:测试:预期输出:Cnt原创 2021-05-16 10:26:16 · 5273 阅读 · 4 评论 -
单总线CPU微程序条件判别测试逻辑
实验目的了解微程序控制器中微程序分支的基本原理,要求能设计判别测试逻辑。实验内容根据微指令字中的判别测试字段和条件反馈信息生成后续地址的多路选择信号,要求实现对应组合逻辑。实验步骤填写四号EXCEL表格中的组合逻辑真值表...原创 2021-05-15 15:41:25 · 5391 阅读 · 1 评论 -
单总线CPU微程序入口地址查找逻辑
实验目的了解微程序控制器中微程序分支的基本原理,要求能设计微程序入口查找逻辑。实验内容设计如上电路,根据指令译码信号生成5位的微程序入口地址。实验步骤填写三号EXCEL表格中的微程序入口地址表格:自动生成逻辑表达式:在logisim中利用分析组合逻辑电路功能自动生成电路 :...原创 2021-05-15 09:45:25 · 4735 阅读 · 0 评论 -
MIPS 指令译码器设计
关于 MIPS 体系:MIPS 体系结构 是20世纪80年代初发明的一款 RISC(精简指令系统计算机)体系架构。MIPS是一个双关语,它既是 Microcomputer without Interlocked Pipeline Stages 的缩写, 同时又是 Millions of Instructions Per Second 的缩写。相比 Intel x86 的 CISC (复杂指令系统计算机)架构, MIPS 是一种非常优雅,简洁,高效的 RISC 体系架构,非常适合于教学研究,我国的龙芯处理器原创 2021-05-12 10:50:28 · 12144 阅读 · 7 评论 -
MIPS寄存器文件设计
功能描述:设计一个寄存器文件,便于MIPS CPU执行指令时读取数据。实现MIPS寄存器组,为简化工作量,寄存器编号高3位不要,最终电路中只需要实现0-3号寄存器,注意0号寄存器恒零。实验步骤:第0号寄存器的值始终为零,用常量0的32位数据位宽接入第0号寄存器的输入。将Din的隧道接入剩下的3个寄存器输入处。用一个解复用器完成WE对4个寄存器的使能端输入,W#为其选择端接口,并且为了简化实验过程,R1#R2#W#都只有2位位宽,也便于与解复用器的位宽对接。将CLK与4个寄存器的时钟接口对接。使原创 2021-04-16 17:13:08 · 9432 阅读 · 0 评论 -
logisim汉字字库存储芯片扩展实验
实验目的:理解存储系统进行位扩展、字扩展的基本原理,能利用相关原理解决实验中汉字字库的存储扩展问题,并能够使用正确的字库数据填充。实验内容:现有如下 ROM 组件,4片4K32位 ROM ,7片 16K32位 ROM,请在 Logisim 平台构建 GB2312 汉字编码的16K16点阵汉字字库,电路输入为汉字区号和位号,电路输出为8×32位(16K16=256 位点阵信息),待完成的字库电路输入输出引脚见后图,具体参见工程文件中的 storage.circ 文件,图中左侧是输入引脚,分别对应汉字区原创 2021-04-16 12:15:10 · 22541 阅读 · 12 评论 -
MIPS RAM实验设计
实验目的:理解主存地址基本概念,理解存储位扩展基本思想,并能利用相关原理构建能同时支持字节、半字、字访问的存储子系统。实验内容:Logisim 中 RAM 组件只能提供固定的地址位宽,数据输出也只能提供固定的数据位宽,访问时无法同时支持字节/半字/字三种访问模式,实验要求利用4个8位的 RAM 组件进行扩展,设计完成既能按照8位、也能按16位、也能按照32位进行读写访问的32位存储器。下面为电路输出引脚图:最终实现的地址空间如下图所示,字地址,半字地址,字节地址对应的存储空间是共享的。实验步原创 2021-04-18 10:11:48 · 13634 阅读 · 4 评论