自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(13)
  • 收藏
  • 关注

原创 Verilog_perl,perl解析Verilog的利器

Verilog_perl是Perl解析和处理Verilog文件的工具。官网的示例晦涩难懂,这里主要介绍典型的使用方式。下面是一个verilog代码的示例,是后面的测试需要的verilog代码源文件。

2024-08-05 21:24:52 155

原创 Perl数组与哈希的嵌套

对于多维数组,用$arr[a1][a2]..形式访问,如果最终的元素是一个变量,则直接使用即可,如果最终的元素是数组,则需要用@{}括起来(@{$[a1][a2]...}),来告诉编译器最终的元素是数组。其实对于hash思路也是类似的。未完待续。。。

2024-07-28 11:58:29 332

原创 Swig与Perl,使用Swig给Perl封装C++扩展库

SWIG(Simplified Wrapper and Interface Generator)是一个用于构建 C 和 C++ 程序脚本语言接口的软件开发工具。使用SWIG可以简便的给Perl,Python,Tcl等语言封装基于C/C++实现的扩展库。下面是一个简单的例子,该扩展使用的源文件有:C++源程序(包含一个头文件),SWIG的配置文件,perl的测试文件。

2024-07-27 11:28:52 722

原创 UCIE协议1.0(四)--中文翻译版

如果UCIe模块接收到{MBTRAIN.LINKSPEED退出到降速请求}或{MBTRAIN.LINKSPEED退出到修复请求},则必须忽略任何未完成的{MBTRAIN.LINKSPEED完成请求},并且UCIe模块必须响应接收到的边带消息。UCIe模块启用模式比较电路,将传入的主频带数据与本地生成的预期模式进行比较,设置接收器参数(在表21中显示),向其UCIe模块伙伴发送侧边消息{Start Rx Init D to C point test req}并等待响应。可以通过辅助通道读取逐通道比较结果。

2023-10-25 11:35:55 1201 1

原创 UCIE协议1.0(三)--中文翻译版

UCIE协议中文翻译,持续更新~

2023-10-12 15:47:18 1238 1

原创 UCIE协议1.0(二)--中文翻译版

ucie协议中文翻译,持续更新中~

2023-10-11 17:16:31 1038

原创 UCIE协议1.0(一)--中文翻译版

UCIE协议中文版,持续更新~

2023-10-11 10:05:53 2096 1

原创 pyautogui:自动化操作鼠标与键盘

python自动化操作,鼠标点击与键盘那自动输入的操作。

2023-09-29 11:43:26 200 1

原创 GVIM中打开光标所在位置文件名文件

文件中包含环境变量,gvim对于“$project”形式的环境变量是能自动替换的,但是有些语法要求环境变量要写成“$(project)”形式(其他形式的环境变量处理方法类似),这中写法,gvim是不识别的,可以通过设置includeexpr解决这个问题。如上图所示,实际希望打开的文件是”$(project)/rtl/a.v“文件,但是由于文件名中的"("和”)"不被认为是有效文件名的一部分,这是后需要设置isfname变量。这可以是当前文件中的一个文件名,也可以是另一个文件中的文件名。

2023-09-04 11:07:14 2023 1

原创 openpyxl合并/取消单元格

Openpyxl是一个功能强大的Python库,可用于处理Excel文件。本教程介绍了Openpyxl的基本用法,并演示了unmerge_cells方法的使用。

2023-07-04 20:27:16 1876

原创 GVIM气泡显示,给文字增加说明

许多软件都有光标悬停在对应位置显示说明的功能,以便帮助用户使用软件,如下图所示的效果:Gvim其实也具有上述的功能实现。在使用GVim时,通过bexpr选项便可完成此功能。在本文中,我们将深入了解bexpr选项,并解释它在GVim中的作用。

2023-06-16 17:36:48 102 1

原创 CRC算法与Verilog并行计算推导

简明讲解CRC并行计算原理,文末由CRC并行计算的脚本

2023-03-05 19:54:34 641

原创 systemverilog竞争冒险之time-slot

systemverilog仿真time-slot概念与竞争与冒险问题的解决。

2023-01-25 18:13:00 977

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除