DRAM 防干扰机制 - 阵列排布

最新推荐文章于 2024-09-27 20:07:43 发布

ECNU無花果

最新推荐文章于 2024-09-27 20:07:43 发布

阅读量446

点赞数 14

文章标签：安全计算机网络

本文链接：https://blog.csdn.net/weixin_58739951/article/details/138976623

版权

文章目录

概述
具体阐释
为什么DRAM阵列的行数倾向选择2的幂次

概述

DRAM（动态随机存取存储器）中提到的“字”被多编写几位，通常是指DRAM使用了错误检查和纠正代码（ECC，Error Correction Code）技术来提高数据的完整性。ECC技术通过在存储的每个数据字中添加额外的校验位来实现错误检测和纠正。

当DRAM存储单元由于各种原因（如辐射、硬件缺陷、电荷泄漏等）可能发生位翻转（即原本的0变成1，或1变成0）时，ECC可以帮助识别并纠正这类错误。如果一个DRAM字中的某个位发生错误，ECC可以通过比较原始数据和计算出的校验信息来定位错误位，并自动将其纠正回来。这一过程特别适用于“单错纠正/双错检测”（Single Error Correction/Double Error Detection, 简称SEC/DED）方案，意味着它可以确保即使有一个位出错，也能够恢复正确的数据值。

简而言之，DRAM通过多编写几位作为校验位，能够在数据读取时发现并纠正单个位的错误，从而提高了数据的可靠性，这对于要求高稳定性的系统（如服务器、关键任务应用等）尤为重要。

具体阐释

让我们以一个简化版的例子来说明如何在DRAM中使用ECC来检测并纠正单个错误位。

基本原理

假设我们要存储一个4位的数据字 1011。为了实现错误检测和纠正，我们使用一种简单的ECC编码方法——海明码（Hamming Code），它为每4位数据添加3位校验位。这里不深入海明码的具体计算细节，仅展示直观过程。

示例步骤

原始数据：首先，我们有4位数据 1011。
添加校验位：根据ECC算法，我们为这4位数据添加3位校验位，形成一个7位的编码字。假设计算后得到的编码字是 1101110。这里，前4位是原始数据，后3位是校验位。

存储与读取

存储：这个7位的编码字 1101110 被存储在DRAM中。
读取与检测：当从DRAM读取时，假设因为某些原因，某一位发生了翻转，读出的数据变为 1101100。

错误检测与纠正

错误检测：通过ECC算法计算读出数据的校验结果，发现有一个位与存储时的校验信息不符，这意味着存在一个错误位。
错误纠正：根据ECC算法，可以确定错误发生在哪个位置并进行纠正。在这个简化示例中，通过比较和计算，我们发现第6位（从右往左数）是错误的，应该从0纠正回1，因此正确的数据应该是 1101110。

图形表示

+------+-------+-------+-------+---+---+---+
| Data | P1    | P2    | P3    |   |   |   |
+------+-------+-------+-------+---+---+---+
| 1    | 1     | 0     | 1     | 1 | 1 | 0 |
+------+-------+-------+-------+---+---+---+

错误读取：
+------+-------+-------+-------+---+---+---+
| 1    | 1     | 0     | 1     | 1 | 0 | 0 | <- 第6位错误
+------+-------+-------+-------+---+---+---+

纠正后：
+------+-------+-------+-------+---+---+---+
| 1    | 1     | 0     | 1     | 1 | 1 | 0 | <- 纠正
+------+-------+-------+-------+---+---+---+

通过这种方式，即便DRAM在存储或读取过程中出现了单个位的错误，ECC也能确保数据的正确性，提高了系统的可靠性。

为什么DRAM阵列的行数倾向选择2的幂次

DRAM（动态随机存取存储器）阵列的行数设计通常倾向于选择2的幂次，尽管没有绝对规定必须如此，但这种设计有其实际考虑因素。选择2的幂次作为行数主要基于以下几个原因：

地址编码的效率：使用2的幂次作为行数可以让地址线的利用更加高效。地址解码时，可以更容易通过位运算来定位到特定的行，这与HashMap等数据结构中使用2的幂次作为容量大小以优化哈希运算的道理相似。
硬件设计的简化：2的幂次数量级的行数简化了内存控制器的设计。例如，行列地址译码电路可以更简单地实现，利用位掩码或移位操作就可以快速计算出行地址。
内存访问的对齐和效率：在DRAM的读写操作中，特别是涉及到突发传输时，数据对齐和预取机制往往与行结构紧密相关。2的幂次的行数有利于这些操作的高效执行。
兼容性和扩展性：遵循2的幂次规则有助于保持与不同标准和技术规格的兼容性，便于DRAM芯片设计的迭代和容量的扩展。