- 博客(9)
- 收藏
- 关注
RSS订阅原创 EDA EGO1开发板实验项目3-2 寄存器设计
分析：load为装载信号，load为高电平时，外部输入的数据才能装载到寄存器中，load为低电平时，外部输入的数据被存储，改变外部输入不影响寄存器存储的数据；分析：拨码开关SW7、SW6、SW5、SW4、SW3、SW2、SW1、SW0为外部数据的输入，SW7-U3为复位信号输入、SW6-U2为置位信号输入、SW5-V2为装载信号输入、SW3-V4为左移信号输入、SW2-R3为右移信号输入、SW1-T3为循环左移信号输入、SW0-T5为循环右移信号输入。：否则，在时钟上升沿时，将寄存器 count 加一。
2025-03-04 21:45:04
896
原创 EDA课程设计 EGO1开发板—数值比较器
（7）创建仿真文件，在左侧“Flow Navigator”栏中的“Project Manager”下点“Add Sources”，在弹出的窗口中选择“Add or create simulationsources”，在“Sources”窗口中的“ Simulation Sources ”下双击新建的仿真文件，在编辑窗口完成仿真文件编写。为了搭建一个八位数值比较器，我们不妨先设计四位数值比较器将其封装为IP核，通过调用IP核分别对八位数值的高四位、低四位进行比较，效率高且设计思路清晰、代码易读。
2024-08-25 20:48:45
1939
1
原创 实验6 状态机设计法 （2）
分析：利用模块化调用实现一个简单的逻辑函数要求为，输入a与b，ab相与得c，bc异或得d，cd异或输出e。本实验提前将，相与，相或和异或的简单算法写入一个单独的源文件，使用时，直接调用即可因此整体效果为，输入ab输出e。本实验提前将，相与，相或和异或的简单算法写入一个单独的源文件，使用时，直接调用即可因此整体效果为，输入ab输出e。分析：SW7-P5和SW6-P4为两位输入，分别代表a和b，输出LD2_0为e， 当输入a为0，b为0时，输出e为0；当输入a为0，b为1时，输出e为1。
2024-08-25 20:34:56
401
原创 实验5 状态机设计法
分析：利用状态机工作方式设计一个空调控制器，clk是时钟信号，clr是复位信号，两个输入为tmphigh（温度太高）和tmplow（温度太低），两个输出为heat（加热）和cool（降温）。分析：SW0-R1和SW1-N4为两位输入，分别代表tmp_low和tmp_high，SW7-P5为复位键，输出LD2_1为加热显示，LD2_0为制冷显示。heat-----------out加热。cool-----------out降温。clk------------时钟信号。tmp_low-----in温度太低。
2024-08-25 20:15:51
897
原创 实验4 七段数码管译码电路
在数码管上显示数字就是将相应的段位点亮组成要显示的数字，共阴数码管的码值表如下所示，‘1’代表相应的管脚输出高电平，点亮相应段位，‘0’代表相应的管脚输出低电平，不点亮相应段位。1．设计并实现一个7段数码管控制接口，要求：在输入四位数据为0~15时，数码管显示0~F；输入0000，输出1111110，对应显示0。输入0001，输出0110000，对应显示1。输入0010，输出1101101，对应显示2。输入0011，输出1111001，对应显示3。输入0111，输出1110000，对应显示7。
2024-08-24 15:22:47
2392
原创 实验3 时序电路—流水灯设计
本实验为了实现两个led灯轮流点亮的逻辑，需要考虑实验板自身的时钟频率、人眼的视觉暂留效果，因此定义了一个常数TIMS=50000000，和一个计数器，每当时钟达到上升沿时，计数器计数加1，当计数器等于TIMS时清零，然后通过if语句实现分频功能，计数器小于TIMS的一半时，一个led亮，大于TIMS一半时，另一个led亮，实现了一个时间为0.5s的一个流水效果。分析：在仿真波形图中我们可以明显的看出，两个流水灯以100ms为周期，50ms的节奏进行流水，完成了流水灯的设计。（2）EGO1开发板。
2024-08-24 15:13:15
577
原创 实验2 组合逻辑电路设计二进制码转换成 BCD 码
分析：a[3]到a[0]表示输入，b[4]到b[0]表示输出，当输入为0000-1001时，二进制和输出的BCD码的表示是一致的。分析：拨码开关SW3、SW2、SW1、SW0分别代表着输入二进制数的高位到低位，LED2的4-0代表着BCD码的五位输出，此外我还将程序扩展，使用五位数码管对输出的BCD码进行输出，进行测试，发现输入二进与输出BCD码均与真值表所写的一致，符合实验要求。
2024-08-24 14:59:47
2558
原创 实验1 熟悉 VIVADO 编译环境
SW7、SW6、SW5三位输入，LD2_0输出，观察可知，当SW7、SW6、SW5中任意两个拨码开关及以上为1时，led灯点亮，完成了三人表决器的功能。a,b,c三位输入，f一位输出，观察仿真波形可知，当a,b,c中任意两个值及以上为1时，f输出为1，完成了三人表决器的逻辑设计。2.熟悉在 VIVADO 环境下运用 Verilog HDL 语言的编程开发流程，包括源程序的编写、编译、模拟仿真及程序下载。2.在完成配置程序的下载，并在EGo1开发板上对程序进行最终验证。三人表决器的Verilog参考程序。
2024-08-24 14:46:58
1169
1
EDA课程设计 EGO1开发板 项目1数值比较器（一位、四位、八位）
2024-08-25
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人