差分布线与等长布线

1. 差分布线（Differential Pair Routing）

概念

差分布线是指将两个信号线（称为差分对）以对称的方式布线，传输相位相反的信号。通过差分信号的差值来传递信息，能够有效抑制共模噪声，提高信号完整性和抗干扰能力。

核心特点

1. 信号传输方式：
   • 差分对的两根线分别传输相位相反的信号（如D+和D-）。
   • 接收端通过比较两根线的差值来还原信号。
2. 抗干扰能力：
   • 共模噪声（如电源噪声、电磁干扰）会同时作用于两根线，在接收端被抵消。
3. 电磁辐射低：
   • 差分信号的电磁场相互抵消，辐射干扰较小。

布线规则

1. 对称性：
   • 两根线需保持等宽、等间距、平行走线。
   • 避免因不对称引入共模噪声。
2. 阻抗控制：
   • 差分阻抗需匹配信号标准（如USB为90Ω，HDMI为100Ω）。
   • 通过调整线宽、间距和介质厚度实现目标阻抗。
3. 长度匹配：
   • 差分对内的两根线长度需尽量一致，误差通常≤5 mil。
4. 参考平面：
   • 差分对下方需有完整参考平面（地或电源层）。
   • 避免跨分割，否则会导致阻抗不连续。
5. 间距与耦合：
   • 差分对间间距≥3倍线宽，减少串扰。
   • 相邻差分对需保持足够间距（如≥20 mil）。

应用场景

• 高速数字接口（如USB、HDMI、PCIe）。
• 高速串行总线（如SATA、MIPI）。
• 射频与无线通信（如LVDS、CAN总线）。
• 高速时钟信号（如DDR时钟、差分晶振）。

---

2. 等长布线（Length Matching）

概念

等长布线是指通过调整信号线的长度，确保同一组信号（如数据总线、地址总线或差分对）的传输延迟一致，从而避免时序错误。

核心特点

1. 时序一致性：
   • 确保同一组信号同时到达接收端，避免因传输延迟差异导致数据错误。
2. 信号完整性：
   • 减少信号抖动和相位偏移，提高系统稳定性。
3. 应用范围：
   • 适用于高速并行总线（如DDR内存）、差分对以及多通道高速信号（如PCIe、SATA）。

布线规则

1. 长度匹配范围：
   • 根据信号速率和协议要求确定允许的长度误差。
     • 低速信号：误差范围较宽（如±50 mil）。
     • 高速信号：误差范围严格（如±5 mil）。
2. 蛇形线（Serpentine）：
   • 通过增加蛇形走线补偿长度差异。
   • 蛇形线的拐角需平滑（45°或圆弧），避免直角。
3. 分组匹配：
   • 同一组信号（如DDR数据线）需整体匹配长度。
   • 不同组信号之间无需严格匹配。
4. 参考平面：
   • 等长布线的信号需在同一参考平面下，避免因参考平面切换导致阻抗不连续。

应用场景

• DDR内存接口：
  • 数据线（DQ）、地址线（ADDR）、控制线（CTRL）需分组等长。
  • 时钟信号（CK+/CK-）需严格等长。
• 高速串行总线：
  • 差分对内的两根线需等长。
  • 多通道信号（如PCIe x4、x8）需通道间等长。
• 并行总线：
  • 如FPGA与外部器件的并行接口。

---

3. 差分布线与等长布线的区别

特性	差分布线	等长布线
目的	抑制共模噪声，提高抗干扰能力	确保信号时序一致，避免传输延迟差异
应用对象	差分对（如USB D+/D-、HDMI TMDS）	单端信号组或差分对（如DDR数据线）
核心规则	对称性、阻抗控制、长度匹配	长度匹配、蛇形线补偿
误差要求	差分对内长度误差≤5 mil	根据信号速率确定（如±5 mil或±50 mil）
典型场景	高速数字接口、射频信号	并行总线、多通道高速信号

---

4. 实际设计中的结合应用

1. 差分对内的等长：
   • 差分布线本身要求两根线长度一致（误差≤5 mil）。
   • 使用蛇形线补偿长度差异。
2. 差分对间的等长：
   • 多组差分对（如PCIe x4）需组间等长（误差≤50 mil）。
3. 单端信号的等长：
   • 如DDR数据线、地址线需分组等长，确保时序同步。

---

5. 总结

• 差分布线：通过对称传输相位相反的信号，抑制噪声，适用于高速、高灵敏度信号。
• 等长布线：通过调整信号长度，确保时序一致性，适用于并行总线和多通道信号。
• 两者结合：在高速设计中，差分布线通常需要结合等长布线，以确保信号完整性和时序正确性。