- 博客(31)
- 收藏
- 关注
RSS订阅原创 8086 带 BHE 的画图题
使用两个 138译码器 ，其余位 连接都相同 ，但在 偶寄存器的 G2A| 或 G2B| 端上，其中一个与 A0 向连接。其余位 连接都相同 ，但在 奇寄存器的 G2A| 或 G2B| 端上，其中一个与 BHE| 向连接。D8 ~ D15 连接在 奇存储器 上传输数据。当存储器芯片分为 奇存储器 和 偶存储器 时。当连接在 偶存储器 上的片选信号 就需要。当连接在 奇存储器 上的片选信号 就需要。两片为 奇存储器 ，两片为 偶存储器。使用 4 片芯片构成。
2024-05-02 10:05:44
453
原创 DRAM 2164 芯片
送入 7 位行地址，同时将 4 个存储矩阵的同一行，既对 4 * 128 = 612 个存储单元进行刷新。提供 1K * 4 的存储器 ，组成 1K * 8 的存储器系统就需要两个存储器芯片。数据线的输入和输出是分开的，由 WE 引脚 控制，没有专门的片选信号。将先送入的 8 位行 地址信号送到片内 行地址锁存器。将后送入的 8 位 列地址信号送到 片内 列地址锁存器。地址线有 16 根 ，芯片将 地址线分为两个部分。利用多路开关 ，由行地址选通信号 RAS。然后由 列地址选通信号 CAS。
2024-05-02 09:58:56
558
原创 SRAM 6264
只有 CE1| 和 CE2 分别位 低电平 和 高电平 是芯片才会被选中。地址译码是 A0 ~ A12 共 13 根地址译码电路。芯片有 I/O0 ~ I/O7 共 八 位数据线。OE| 读出允许信号，低电平有效。CE2 片选信号 高电平有效。WE| 写入允许信号，低电平有效。CE1| 片选信号 低电平有效。芯片容量：8 K * 8 位的。
2024-05-02 09:55:21
225
原创 存储器扩展
内存扩展的步骤在给定的各芯片中选用片内寻址（片内地址）线较多的为基准，提前将这些片内译码线预留出来 直接接入芯片即可若出现未对齐的问题( 如一个 1K 和 2K)，则将差出的地址 线参与容量较小芯片的选择译码除片内译码线外，将剩余地址线的低三位接入 38 译码器 输入端 C B A， 需注意 C 为最高位 A 为 最低位将除了接入 ABC 以外的地址线进行 38 译码器的选通，为 0 的地址线 经过或门 接入 G2A| G2B| 引脚，为 1 的地址线 经过 与门 接入 G1 引脚。
2024-05-02 09:53:51
1562
原创 存储器与CPU的连接
将高位地址全部作为译码器(74LS138 译码器)的输入,用输出为片选信号。唯一性 : 一个单元 有且仅有一个地位 , 一个地位仅对 应一个单元。低位地址用作 字选信号,与芯片的地址输入端直接相连。连续性 : 多个 芯片的地址 ,之间要向连续起来。C B A : 是 3 位的 2 进制。表示的数值 位数为 0 其余位为 1。非 : 零 变 一 , 一 变 零。3 : 8 的译码器 74LS138。使用 逻辑电路 来控制。与 : 全一出一。或 : 全零出零。
2024-05-02 09:51:46
452
原创 存储器与CPU的连接
存储器与CPU的连接主要考虑的问题就是存储器的地址的合理分配，和控制信号的连接存储器与CPU的连接，主要是考虑存储器芯片的地址线，数据线，片选端，读写控制线，与处理器( CPU )的数据线，数据线，地址线，控制线之间的连接问题，难点在于地址线间的连接全译码法将地址总线中除了片内地址以外的全部高位地址接到译码器输入端参与译码。此方法，每个存储单元的地址是唯一的，不存在地址重叠，但连接电路复杂部分译码法是将高位的地址线的一部分进行译码，采用部分译码，由于高位地址线与存储器地址无关，
2024-05-02 09:49:14
198
原创 IO 外设与 内存 的编址
对于 CPU 来说 IO外设 和 内存 都是一样的，除了地址 不同就相当于 一部分另一部分就是这样的编址就可以使用 MOV 一个指令来访问 IO 和 内存。
2024-05-02 09:48:29
228
原创 存储器概述
对于 8086 来说可以访问的内存大小为 1M 00000 H ~ 0FFFFF H。主要由 讲台存储器芯片 SRAM ，容量比较小但速度比 主存 快得多。某些机器甚至有 二级三级 缓存，没级缓存比前一级缓存速度慢并且容量大。高速缓冲器 和 主存储器之间信息的调度 和 传送是由硬件自动进行的。所以 为了区分 内存 与 外设 进行区分进行两种编址。CUP 可以与内存 与 外设 进行数据传输。I/O 接口 与 内存单元进行独立编址。I/O接口与内存单元进行统一编址，他与主存储器一起构成一级的存储器。
2024-05-02 09:47:33
1776
原创 汇编语言基础知识
基础知识常数：没有任何属性的纯数值二进制：以字母B结尾八进制：以字母 o 或 Q 结尾十进制：以字母 D 结尾十六进制：以字母 H 结尾字符串常数：以 ASCII 码形式 存储变量——通常存放某些存储单元的数据(就是 偏移地址的取代符 )变量的三个属性段属性：表示变量所在的段的段首地址偏移属性：表示变量的偏移地址类型属性：表示变量所占用的字节数；类型：字节 DB ，字 DW ，双字 DD标号表示一条指令所在的地址段内：就代表者地址的偏移地址段间：就代表着地址的段地
2024-05-02 09:42:19
110
原创 汇编程序基本结构
程序基本结构程序的基本格式DATA SEGMENT ；数据段开始。。。。。 ；段内语句DATA ENDS ；数据段结束EXTRA SEGMENT ；附加段开始。。。。。 ；段内语句EXTRA ENDS ；附加段结束CODE SEGMENT
2024-05-02 09:41:22
11
原创 DOS 功能调用
在汇编语言程序中可以采取软中断指令调用他们。中断类型码为 20H ~ 27H。INT 21H （软中类型码）传送入口参数到指定的寄存器中。将功能号送入 AH 寄存器。常见的软中断有 8 条。
2024-05-02 09:40:23
253
原创 常见伪指令
DW 定义字 ，操作数占两个字节的空间，存放是低字节放低地址，高地址放高地址。DD 定义双字操作数占四个字节空间，存放时，低字存放低地址，高字存放高地址。数据表达式 表示数据无固定值，只用来占据存储空间。DB 定义字节，操作数占一个字节空间。DUP 数据表达式 重复数据。DT 定义 10 字的空间。DQ 定义 8 字的空间。
2024-05-02 09:39:34
253
1
原创 汇编语句的种类和格式
汇编语言的种类与格式种类指令性语句：能产生目标代码，CPU可以执行并完成功能的语句指示性语句：不产生目标代码，在汇编过程中指示如何完成数据定义，符号定义，段定义和存储器分配等操作指令性语句格式[标号：] 助剂符(操作码) 操作数1 ，操作数2 ； 注释A1： MOV AL ，1000H指示性语句格式[名字] 伪指令助剂符 操作数1 ，操作数2 …… ； 注释A1 DB 10H
2024-05-02 09:36:52
12
1
原创 可编程定时计数器 8253
可编程定时/计数器 82538253 的内部结构数据总线缓冲器为双向，三态的 8 位缓冲器，直接挂接在数据总线上，它时 8253 与 CPU 之间的数据接口读写逻辑是接收来自 CPU 的控制信号，包括 读 / 写 信号和 地址信号 ，实现对计数器和控制寄存器的 读 / 写 控制控制寄存器只能写入 ，不能读出。控制字将决定计数器的工作方式，计数形式以及输出方式计数器由 16 位所存寄存器和一个 16 位的减一计数器组成，最大初值为 0 ，既二进制为 655
2024-04-29 19:23:51
1610
原创 串行通信和并行通信
串行通信和并行通信串行通信就是一位一位的传送，当到达8 位后就会在接口处进行传输，最少使用 一个 数据线并行通信就是一次性传输 8 位数据，最少使用 8 根数据线关于并行：8355芯片关于串行：异步串口 UART同步以块进行传输，当两个机器要传输数据时，当要传输数据时，先进行时钟统一，一台机器告诉另外一台机器要进行输出数据异步当进行数据传输时，在一帧数据中，的 开始 数据 校验 停止 都设立了 默认的规则 使用一些规定的 二进制进行表示，在传输数据时就不需要进行提示波特率在串行通信
2024-04-29 19:19:03
137
原创 9259A 可编程中断控制器
8259A 是一种可编程中断控制器,8259A 位于外设和CPU 之间处理中断的芯片单片 8259A 可编程中断控制器可以管理 8 级中断, 如果采用级联方式 , 如 8 片 8259A 级联, 则可管理 64 级中断(1 主片 , 8 从片)9，采用 主片和从片 相结合的模式中断请求寄存器(IRR)中断服务寄存器(ISR)中断屏蔽信号 (IMR) **用来对各中断请求信号设置屏蔽信息 **优先判别电路 (PR) 用来判别个中断请求的优先级别。
2024-04-29 19:15:01
849
原创 8088 8086中断系统
表的地址位于内存的 0000 : 0000 H ~ 0000 : 03FFH 大小为 1KB ，共 256 个入口地址。每个入口占用 4 个单元，依次为 IP : CS , 低字为。存放中断地址的一段内存空间叫做终中断向量表。中断向量地址指针 = 4 * 中断类型码。存放各类中断的中断服务程序的入口地址。**终端类型码： **就是类似。按照这个排序来进行查找。类型 2 中断入口：NMI。
2024-04-29 18:56:37
214
原创 CPU与外设之间传输数据的方式
进行数据传输前，首先要检测外设端口的状态，在状态信息满足条件时，才能进行数据传输，否则只能等待或者进入其他程序。几乎没有额外的时间开销，因此传输效率很高，并且减轻了 CPU 的负担，这对于大批量的数据的高速传送特别右用。转而去执行“ 中断服务程序 ” ，在中断服务程序后 完成 CPU 与外设之间的数据传输。在中断传送方式中，通常在某一时刻启动外设，然后 CPU 继续执行主程序，CPU 效率低，数据传送的实时性差，速度较慢。传送后，CPU 再返回主程序执行，从断点除执行。CPU 效率高，实时性好，速度高。
2024-04-29 18:51:03
745
原创 汇编 程序控制指令
段内直接短转移 JMP SHORT(表明偏移量为 8 位) OP；IP ——> IP + 8 位偏移量 (偏移量为补码形式：-128 ~ + 127)段内直接近转移 JMP NEAR PTR OP；IP ——> IP + 16 位偏移量 (偏移量为补码形式：- 32767 ~ + 32768 )段内间接转移 JMP WORD PTR OP 或 JMP OP(寄存器)段间直接转移 JMP FAR(四字节) PTR OP。
2024-04-29 18:41:46
465
原创 存储器结构和总线周期
0000 ~ 003FF H ：1 KB 空间用于存放中断向量表可存放 256 个 中断服务程序入口地址，每个地址占 4 个 字节。FFFF0 H 起动地址，一般用来存放一条无条件转移指令，转到系统初始化程序。
2024-04-29 18:34:55
310
原创 微机原理 IO 接口
CPU 只能处理 并行信息，而有些 外设 是串行的，接口就是将这些串行信息累计到一定数量后，在传输到 CPU 中。CUP 只能识别数字量，而有些外设的信息是模拟量。计算机是电子设备，而外设的工作方式多种多样。把端口中的数据，送入 AL 或 AX。接口中的寄存器，可以由 CPU 读或写。间接寻址，就使用 DX 放入 端口地址。间接寻址，就使用 DX 放入 端口地址。，用以实现外设与 主机之间的信息交换。吧累加器中的数据，送入 端口地址中。MOV DX ，端口地址。MOV DX ，端口地址。
2024-04-29 18:31:57
174
原创 汇编操作数 寻址方式
将DS ：【BX】内容送入 AX。寄存器操作数既可以是源操作数也可以是目的操作数。可以是 8 位 或 16 位数据。立即数不能直接传给段寄存器。操作数直接在指令中给出。立即数只能是源操作数。操作数放在寄存器中，俩个寄存器位数要一样。
2024-04-29 18:30:48
305
原创 汇编 逻辑运算指令
循环右移 ROR 最低位进入 CF 标志位，再转回到 最高位。或指令 格式 ： OR 目的操作数 ，源操作数。测试指令 格式 ： TEST 目的操作数 ，源操作数。与指令 格式 ： AND 目的操作数 ， 源操作数。异或指令 格式 ： XOR 目的操作数 ，源操作数。循环左移 ROL 最高位进入 CF 标志位，在转回最低位。
2024-04-29 18:28:50
387
原创 存储器中的奇偶结构
512 K * 8 就是 总单元数乘以 位数 获得存储体 的总单元数。偶地址 数据 是用 低八位 数据线进行传输。奇地址 数据 是用 高八位数据线进行传输。
2024-04-28 08:30:00
383
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人