【实验三】 组合逻辑电路的分析与设计

实验三： 组合逻辑电路的分析与设计

一、 实验目的

掌握组合逻辑电路的分析与设计。掌握真值表、逻辑函数表达式、卡诺图化简基本概念和方法。

二、 实验原理

使用中、 小规模集成电路来设计组合电路是最常见的逻辑电路。 设计组合电路的一般步骤如图 3-1 所示。

根据设计任务的要求建立输入、输出变量、并列出真值表。然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表达式。根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。最后，用实验来验证设计的正确性。

三、实验要求：

1. 组合逻辑电路–四路表决器

用“ 与非”门设计一个表决电路： 当四个输入端A、 B、C、 D中有三个或四个为“ 1”时， 输出端才为“ 1”。
设计步骤： 根据题意列出真值表如表3-1所示，再填入卡诺图表3-2 中。


由卡诺图得出逻辑表达式，并演化成“ 与非”的形式：

根据逻辑表达式画出用“ 与非门”构成的逻辑电路如图 3-2 所示。

现在Logsim中仿真验证电路的逻辑性。
然后再在实验板上用硬件实现并验证：在实验装置适当位置选定三个14P 插座， 按照集成块定位标记插 好集成块 74LS20。按图3-2接线，输入端 A、 B、 C、 D 接至逻辑开关输出插口， 输出端 Z 接逻辑电平 显示输入插口，按真值表（自拟）要求，逐次改变输入变量， 测量相应的输出值，验证逻辑功能， 与表 3-1 进行比较， 验证所设计的逻辑电路是否符合要求。

2.LED显示电路

7段数码显示管（LED）是由7个单独LED二极管组合而成（忽略小数点），经常用来显示0-9 这些 数字。 它可以用 4个输入项A-B-C-D和7个输出项a~g的逻辑关系真值表来表达。
CD4511芯片能够完成这种对应关系的转换。请在之前四路表决器电路实现的基础上，继续用连接 线 联接CD4511，将投票为1的票数总和显示到一个 LED上，思考如何做？

3. 组合逻辑电路化简

在实验二中有一个组合逻辑电路，入下图所示。请根据电路中写出 Y和Z的逻辑表达式，并进行化简。
重新验证之前的答案在理论上是否正确，并重新设计一个新的简化电路。（可实验课后完成）

4. 组合逻辑电路–1位全加器

使用Logsim的提供的“分析组合逻辑电路”的智能功能，重新完成4路表决器实验。（可实验课后完成）

四、实验设计

1. 组合逻辑电路–四路表决器

由于Logisim没有集成块74LS20，我们可以根据74LS20的内部结构图做一个相似电路并进行封装。


上图中封装部分为四输入与非门。
我们可以看到，74LS20的与非门是四位输入，与我们要求的3位多出一位。我们可以引入一个恒定引脚，永远输入1，它和任意三输入的与非门组成的四输入与非门与其三输入与非门结果相同。
最终构建仿真电路图如下所示。

经过仿真模拟后我们发现结果与表3-1一致。
判定无误后我们进行实物电路的验证。

2.LED显示电路

若想要实现将引脚输入为1的数目综合显示到LED上，可以通过将引脚值相加从而使其输出值对应4511真值表中ABCD四个输入值。
那么如何实现呢？
我们可以利用半加器原理，将四个输入引脚两两分别相加，如下图所示：

假设第一排的数是A与B相加的结果，第二排的数是C与D相加的结果;
Sab代表A与B相加的和位值，Scd代表A与B相加的和位值。
Cab代表A与B相加的进位值，Ccd代表A与B相加的进位值。
AB与CD的和位值相加得到Ss——输出最低位；
进位值Cs参与进位的相加。
AB与CD的进位值相加后和位值再加上Cs得到Sc——输出第二位；
而AB与CD的进位值相加后得到的进位值Cc就是Scc，即输出最高位。

最终设计图如下：

其中封装的部分为半加器。
那么如何实现实际电路的搭建呢？
我们可以引入集成模块74LS04与74LS00。它们的内部结构图分别如下：


半加器主要由与门和异或门组成。但是上述两个集成模块并没有异或门，我们该怎么实现呢？

因此组成一个异或门的电路图如下：

将其应用到74LS00中：

与门应用在74LS00与74LS04如图：

结合前面两者，组成一个半加器：

将上述图进行封装，将其按照设计的电路图接线

3.组合逻辑电路化简

Y和Z的逻辑表达式如下：

发现与我们先前所做的半加器相似。通过验证这个也可以验证我们第二问思路在理论上的正确性。

验证得到我们的思路在理论上是正确的。
而该电路图简化得到新的电路图如下：

五、小结与讨论

要巧用Logisim的“分析组合逻辑电路”的功能，能为我们设计电路带来很大的增益。

图3-3 来自博客http://t.csdnimg.cn/Bck2m
转化图 http://t.csdnimg.cn/FscUW